gmsk調(diào)制器的fpga實現(xiàn)畢業(yè)論文

1、<p>　　編號： </p><p>　　畢業(yè)設(shè)計(論文)說明書</p><p>　　題 目：GMSK調(diào)制器的FPGA實現(xiàn)</p><p>　　學(xué) 院： </p><p>　　專 業(yè)： </p&g

2、t;<p>　　學(xué)生姓名： </p><p>　　學(xué) 號： </p><p>　　指導(dǎo)教師： </p><p>　　職 稱： </p><p>　　題

3、目類型：理論研究 實驗研究 工程設(shè)計 工程技術(shù)研究 軟件開發(fā)</p><p>　　2012年 5 月 10 日</p><p><b>　　摘 要</b></p><p>　　GMSK是當(dāng)前現(xiàn)代數(shù)字調(diào)制技術(shù)領(lǐng)域的研究熱點之一,它通過在MSK調(diào)制器之前加入一個高斯低通濾波器來獲得更加緊湊的頻譜, GMSK（高斯最小移頻鍵控）信號優(yōu)良的頻譜特

4、性在跳頻通信中有廣闊的應(yīng)用前景。本文分析了GMSK調(diào)制器的設(shè)計理論，并在FPGA上加以實現(xiàn)。仿真結(jié)果表明，這種數(shù)字實現(xiàn)結(jié)構(gòu)產(chǎn)生的GMSK基帶信號具有良好的功率譜，同時能夠有效避免兩條支路信號幅度及正交載波相位失衡。高斯濾波最小頻移鍵控，這是GSM系統(tǒng)采用的調(diào)制方式。數(shù)字調(diào)制技術(shù)是數(shù)字峰窩移動通訊系統(tǒng)空中接口的重要組成部分。GMSK提高了數(shù)字移動通信的頻譜利用率和通信質(zhì)量。本設(shè)計基于GMSK調(diào)制器相關(guān)原理，利用MATLAB/FPGA驗證自

5、主設(shè)計的GSMK調(diào)制電路，在以上基礎(chǔ)上，自主設(shè)計實現(xiàn)了gmsk調(diào)制技術(shù)的乘法模塊、加法模塊和抽樣判決模塊等，通過信號輸出比較分析，驗證了gmsk調(diào)制算法，達(dá)到了系統(tǒng)設(shè)計要求，取得了良好效果。</p><p>　　關(guān)鍵詞：GMSK；FPGA；MATLAB；數(shù)字調(diào)制</p><p><b>　　Abstract</b></p><p>　　GMSK

6、 is the current modern digital modulation technology of research in the field of one of the hotspots, It through before joining a MSK modulator in gaussian low-pass filter to get more compact spectrum, GMSK (gaussian min

7、imum frequency shift keying) signal excellent spectrum characteristics in frequency hoppingcommunication have broad application prospects. This paper analyzes the design theory GMSK modulator, And FPGA to realization. Si

8、mulation results show that, This digital realization str</p><p>　　Key words: GMSK；FPGA；MATLAB；digital modulation</p><p><b>　　目 錄</b></p><p><b>　　1 引言1</b&g

9、t;</p><p>　　1.1 GMSK的介紹1</p><p>　　1.1.1 歷史3</p><p>　　1.1.2 應(yīng)用3</p><p>　　1 .2 FPGA介紹4</p><p><b>　　1.2.1背景4</b></p><p>　　1.2.2

10、FPGA芯片結(jié)構(gòu)5</p><p>　　1.2.3 FPGA的基本特點8</p><p>　　1.2.4 FPGA配置模式8</p><p>　　1.2.5 FPGA的應(yīng)用9</p><p>　　1.2.6最新應(yīng)用10</p><p>　　2 本文的主要結(jié)構(gòu)和內(nèi)容提要11</p><p&

11、gt;　　3 GMSK信號及其調(diào)制方案12</p><p><b>　　3.1 概述12</b></p><p>　　3.2 調(diào)制方式12</p><p>　　3.2.1 最小頻移鍵控(MSK)12</p><p>　　3.3 高斯最小移頻鍵控（GMSK）12</p><p>　　3.

12、4 GMSK信號的分析14</p><p>　　3.4.1 GMSK調(diào)制信號的相位路徑14</p><p>　　3.4.2 數(shù)字信號功率譜密度的研究15</p><p>　　3.4.3 已調(diào)波占用帶寬15</p><p>　　3.4.4 碼間干擾ISI16</p><p>　　3.5 GMSK調(diào)制器及其實現(xiàn)

13、16</p><p>　　3.5.1 差分編碼17</p><p>　　3.5.2 高斯低通濾波器18</p><p>　　4 GMSK調(diào)制器的實現(xiàn)方案及其比較18</p><p>　　4.1 傳統(tǒng)的實現(xiàn)方法18</p><p>　　4.2全數(shù)字實現(xiàn)方法19</p><p>　　4.

14、3 GMSK調(diào)制原理結(jié)構(gòu)20</p><p>　　4.3.1 2FSK調(diào)制原理20</p><p>　　4.3.2 MSK調(diào)制原理21</p><p>　　4.3.3 GMSK調(diào)制原理22</p><p>　　5 GMSK調(diào)制器的FPGA實現(xiàn)23</p><p>　　6 調(diào)制的仿真及調(diào)試分析24<

15、/p><p>　　6.1 仿真介紹24</p><p>　　6.2 數(shù)字通信系統(tǒng)的模型25</p><p>　　6.3 數(shù)字通信系統(tǒng)的仿真25</p><p>　　6.3.1仿真工具軟件25</p><p>　　6.4 PSK,MSK,GMSK調(diào)制方式的仿真和分析28</p><p>　　

16、6.5 軟件調(diào)試32</p><p>　　6.5.1 差分模塊32</p><p>　　6.5.2 加權(quán)模塊33</p><p>　　6.5.3載波調(diào)制相加模塊34</p><p>　　6.5.4 頂層模塊34</p><p>　　6.6 硬件調(diào)試35</p><p><b&g

17、t;　　7總結(jié)37</b></p><p><b>　　參考文獻(xiàn)38</b></p><p><b>　　附 錄39</b></p><p><b>　　1 引言</b></p><p>　　1.1 GMSK的介紹</p><p>

18、;　　高斯最小頻移鍵控(GMSK)由于帶外輻射低因而具有很好的頻譜利用率，其恒包絡(luò)的特性使得其能夠使用功率效率高的C類放大器。這些優(yōu)良的特性使其作為一種高效的數(shù)字調(diào)制方案被廣泛的運用于多種通信系統(tǒng)和標(biāo)準(zhǔn)之中。</p><p><b>　　其中包括:</b></p><p>　?。?）依據(jù)歐洲通信標(biāo)準(zhǔn)化委員會(ETSI )制定的GSM技術(shù)規(guī)范研制而成的全球通(GSM)數(shù)

19、字蜂窩移動系統(tǒng);</p><p>　?。?）由歐洲郵政與電信協(xié)會(CEPT)制定的作為歐洲通信標(biāo)準(zhǔn)ETS1300一175的無繩通信標(biāo)準(zhǔn)(DECT);</p><p>　?。?）英國和香港，基于無繩電話(CordlessPhones)和電信點(Telepoint )系統(tǒng)的通信標(biāo)準(zhǔn)，CT-2和CT-3系統(tǒng);</p><p>　?。?）基于愛立信公司提出的Mobitex協(xié)

20、議的，Mobitex系統(tǒng)(歐洲)和RAM移動數(shù)據(jù)系統(tǒng)(美國);</p><p>　　（5）建立在北美高級移動電話系統(tǒng)(AMPS)上實現(xiàn)無線數(shù)據(jù)業(yè)務(wù)的蜂窩數(shù)字分組數(shù)據(jù)(CDPD)系統(tǒng);</p><p>　?。?）第三代個人通信系統(tǒng)(PCs)中，美國的基于GSM標(biāo)準(zhǔn)的PCS1900;以及歐洲的由ETIS開發(fā)和制定的個人通信網(wǎng)(PCN )標(biāo)準(zhǔn)DCSI 800;</p><p&

21、gt;　?。?）作為歐洲無線局域網(wǎng)(WLAN)標(biāo)準(zhǔn)的HiperLAN /1以及如今討論的很多的作為無線個人網(wǎng)絡(luò)(WPAN)標(biāo)準(zhǔn)的藍(lán)牙(Bluetooth )系統(tǒng);</p><p>　?。?）專用系統(tǒng)中有根據(jù)國際民骯組織(ICAO)制定的衛(wèi)星通信、導(dǎo)航、搜索/空中交通管理} CNS /ATM )系統(tǒng)等;</p><p>　?。?）通用分組無線服務(wù)(GPRS)以及改進(jìn)數(shù)據(jù)率GSM服務(wù)(EDGE

22、)作為由第二代通信標(biāo)準(zhǔn)向 第三代通信標(biāo)準(zhǔn)過渡方案也是以GMSK作為其調(diào)制方案;</p><p>　　（10）1999年，國際電聯(lián)ITU著手建立的第三代無線通信標(biāo)準(zhǔn)IMT2000體系。根據(jù)不同的應(yīng)用和技術(shù)將其分成5大類:（1）IMT 一DS：基于ETSI的W - CDMA技術(shù)，采用直序列擴頻技術(shù)的CDMA方案;（2）IMT一MC：基于北美的cdmaOne，采用多載波CDMA技術(shù)；（3）IMT –TC：基于ETSI的

23、TD - CDMA技術(shù)，采用時分雙工(TDD )和TDMA / CDMA的多址方式；（4）IMT一SC ：基于UWC一136 /EDGE網(wǎng)絡(luò);（5）IMT一FT：基于采用FDM.4的DECT技術(shù)。其中后三類無線接口的調(diào)制方式都采用GMSK技術(shù)或者與之兼容。</p><p>　　如上所述，GMSK有著廣泛的應(yīng)用。因此，從本世紀(jì)80年代提出該技術(shù)以來，廣大科研人員進(jìn)行了大量的針對其調(diào)制解調(diào)方案的研究。</p&g

24、t;<p>　　高斯濾波最小頻移鍵控（Gaussian Filtered Minimum Shift Keying - GMSK）調(diào)制技術(shù)是從MSK </p><p><b>　　GMSK</b></p><p>　?。∕inimum Shift Keying）調(diào)制的基礎(chǔ)上發(fā)展起來的一種數(shù)字調(diào)制方式，其特點是在數(shù)據(jù)流送交頻率調(diào)制器前先通過一個Gauss濾

25、波器（預(yù)調(diào)制濾波器）進(jìn)行預(yù)調(diào)制濾波，以減小兩個不同頻率的載波切換時的跳變能量，使得在相同的數(shù)據(jù)傳輸速率時頻道間距可以變得更緊密。由于數(shù)字信號在調(diào)制前進(jìn)行了Gauss預(yù)調(diào)制濾波，調(diào)制信號在交越零點不但相位連續(xù)，而且平滑過濾，因此GSMK調(diào)制的信號頻譜緊湊、誤碼特性好，在數(shù)字移動通信中得到了廣泛使用，如現(xiàn)在廣泛使用的GSM（Global System for Mobile communication）移動通信體制就是使用GMSK調(diào)制方式。

26、</p><p>　　l979年由日本國際電報電話公司提出的GMSK調(diào)制方式。有較好的功率頻譜特性，較憂的誤碼性能，特別是帶外輻射小，很適用于工作在VHF和UHF頻段的移動通信系統(tǒng)，越來越引起人們的關(guān)注。GMSK調(diào)制方式的理論研究已較成熟，實際應(yīng)用卻還不多，主要是由于高斯濾波器的設(shè)計和制作在工程上還有一定的困難。 </p><p><b>　　頻率響應(yīng)</b><

27、/p><p>　　調(diào)制前高斯濾波的最小頻移鍵控簡稱GMSK，基本的工作原理是將基帶信號先經(jīng)過高斯濾波器成形，再進(jìn)行最小頻移鍵控（MSK）調(diào)制（見右上圖）。由于成形后的高斯脈沖包絡(luò)無陡峭邊沿，亦無拐點，因此頻譜特性優(yōu)于MSK信號的頻譜特性。 </p><p>　　通常將高斯濾波器的3dB帶寬B和輸入碼元寬度T的乘積BT值作為設(shè)計高斯濾波器的一個主要參數(shù)。BT值越小，相鄰碼元之間的相互影響越大。理

28、論分析和計算機模擬結(jié)果表明。BT值越小，GMSK信號功率頻譜密度的高額分量衰減越快。主瓣越小，信號所占用的頻帶越窄，帶外能量的輻射越小，鄰道干擾也越小。</p><p><b>　　1.1.1 歷史</b></p><p>　　l979年由日本國際電報電話公司提出的GMSK調(diào)制方式．有較好的功率頻譜特性，較憂的誤碼性能，特別是帶外輻射小，很適用于工作在VHF和UHF頻

29、段的移動通信系統(tǒng)，越來越引起人們的關(guān)注。GMSK調(diào)制方式的理論研究已較成熟．實際應(yīng)用卻還不多，主要是由于高斯濾波器的設(shè)計和制作在工程上還有一定的困難。 </p><p><b>　　功率譜密度</b></p><p>　　調(diào)制前高斯濾波的最小頻移鍵控簡稱GMSK，基本的工作原理是將基帶信號先經(jīng)過高斯濾波器成形，再進(jìn)行最小頻移鍵控(MSK)調(diào)制。由于成形后的高斯脈沖包絡(luò)

30、無陡峭邊沿，亦無拐點，因此頻譜特性優(yōu)于MSK信號的頻譜特性。</p><p><b>　　1.1.2 應(yīng)用</b></p><p>　　GMSK信號具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發(fā)通信系統(tǒng)。 為了適應(yīng)無線信道的特性，由該調(diào)制方式所產(chǎn)生的已調(diào)波應(yīng)具有以下兩個特點：第一，包絡(luò)恒定或包絡(luò)起伏很小。第二，具有最小功率譜

31、占用率。高斯最小頻移鍵控（GMSK）調(diào)制方式正好具有上述特性。GMSK調(diào)制使在給定的帶寬和射頻信道條件下數(shù)據(jù)吞吐量最大。GMSK是當(dāng)前現(xiàn)代數(shù)字調(diào)制技術(shù)領(lǐng)域研究的一個熱點。采用高斯濾波器作調(diào)制前基帶濾波器，將基帶信號成型為高斯脈沖，再進(jìn)行MSK調(diào)制，這種調(diào)制方式稱為GMSK。由于成形后的高斯脈沖包絡(luò)無陡峭邊沿，亦無拐點，經(jīng)調(diào)制后的已調(diào)波在MSK的基礎(chǔ)上進(jìn)一步得到平滑其相位路徑。因此它的頻譜特性優(yōu)于MSK，但誤比特率性能不如MSK。 <

32、;/p><p>　　Mobitex網(wǎng)絡(luò)的調(diào)制解調(diào)器：CMX909B芯片的典型應(yīng)用是Mobitex網(wǎng)絡(luò)的調(diào)制解調(diào)器（MODEM）。它是半雙工的BT＝0.3的GMSK調(diào)制解調(diào)器的數(shù)據(jù)泵，芯片集成了分組數(shù)據(jù)處理的功能。GMSK調(diào)制在給定的帶寬和射頻信道條件下數(shù)據(jù)吞吐量最大。集成的分組數(shù)據(jù)處理能力接收主控制器的一些有規(guī)律的處理任務(wù)，包括保持比特同步、幀同步、塊的編排、循環(huán)冗余檢測（CRC）和前向糾錯編碼（FEC）錯誤處理、數(shù)

33、據(jù)交織、擾頻輸出等。解調(diào)器采用反饋平衡技術(shù)減小信道失真（畸變），同時增強接收機在沒有最大似然估計方法的計算前提下的接收性能。 </p><p>　　GMSK調(diào)制/解調(diào)；芯片內(nèi)集成分組檢測功能；接收/發(fā)送速率可達(dá)38.4kbps；并行uc(主處理器)接口；數(shù)據(jù)包幀結(jié)構(gòu)短、無填充；低的驅(qū)動電壓（3/5伏）操作；與Mobitex兼容（包括R14N短幀）；操作靈活和節(jié)能模式。 </p><p>　

34、　通常將高斯濾波器的3dB帶寬B和輸入碼元寬度T的乘積BT值作為設(shè)計高斯濾波器的一個主要參數(shù)。BT值越小，相鄰碼元之間的相互影響越大。理論分析和計算機模擬結(jié)果表明 。BT值越小，GMSK信號功率頻譜密度的高額分量衰減越快。主瓣越小，信號所占用的頻帶越窄，帶外能量的輻射越小，鄰道干擾也越小。</p><p>　　1 .2 FPGA介紹</p><p>　　FPGA（Field－Program

35、mable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。</p><p><b>　　1.2.1背景</b></p><p>　　目前以硬件描述語言（Verilog 或 V

36、HDL）所完成的電路設(shè)計，可以經(jīng)過簡 </p><p>　　單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計驗證的技術(shù)主流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊。 </p>

37、<p>　　系統(tǒng)設(shè)計師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。一個出廠后的成品FPGA的邏輯塊和連接可以按照設(shè)計者而改變，所以FPGA可以完成所需要的邏輯功能。 </p><p>　　FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計，而且消耗更多的電能。但是他們也有很多的優(yōu)點比如可以快速成品，可以被修改來改正程序中的錯

38、誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因為這些芯片有比較差的可編輯能力，所以這些設(shè)計的開發(fā)是在普通的FPGA上完成的，然后將設(shè)計轉(zhuǎn)移到一個類似于ASIC的芯片上。另外一種方法是用CPLD（復(fù)雜可編程邏輯器件備）。</p><p>　　1.2.2 FPGA芯片結(jié)構(gòu)</p><p>　　目前主流的FPGA仍是基于查找表技術(shù)的，已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能，并且整

39、合了常用功能（如RAM、時鐘管理和DSP）的硬核（ASIC型）模塊。如圖1-1所示（注：圖1-1只是一個示意圖，實際上每一個系列的FPGA都有其相應(yīng)的內(nèi)部結(jié)構(gòu)），F(xiàn)PGA芯片主 要由6部分完成，分別為：可編程輸入輸出單元、基本可編程邏輯單元、完整的時鐘管理、嵌入塊式RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌專用硬件模塊。 </p><p>　　圖1-1 FPGA芯片的內(nèi)部結(jié)構(gòu)</p><

40、p>　　每個模塊的功能如下： </p><p>　　(1)可編程輸入輸出單元（IOB） </p><p>　　可編程輸入/輸出單元簡稱I/O單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/輸出信號的驅(qū)動與匹配要求，其示意結(jié)構(gòu)如圖1-2所示。 FPGA內(nèi)的I/O按組分類，每組都能夠獨立地支持不同的I/O標(biāo)準(zhǔn)。通過軟件的靈活配置，可適配不同的電氣標(biāo)準(zhǔn)與I/O物理特性，可以調(diào)整

41、驅(qū)動電流的大小，可以改變上、下拉電阻。目前，I/O口的頻率也越來越高，一些高端的FPGA通過DDR寄存器技術(shù)可以支持高達(dá)2Gbps的數(shù)據(jù)速率。 </p><p>　　圖1-2 典型的IOB內(nèi)部結(jié)構(gòu)示意圖</p><p>　　外部輸入信號可以通過IOB模塊的存儲單元輸入到FPGA的內(nèi)部，也可以直接輸入FPGA 內(nèi)部。當(dāng)外部輸入信號經(jīng)過IOB模塊的存儲單元輸入到FPGA內(nèi)部時，其保持時間（Ho

42、ld Time）的要求可以降低，通常默認(rèn)為0。 </p><p>　　為了便于管理和適應(yīng)多種電器標(biāo)準(zhǔn)，F(xiàn)PGA的IOB被劃分為若干個組（bank），每個bank的接口標(biāo)準(zhǔn)由其接口電壓VCCO決定，一個bank只能有 一種VCCO，但不同bank的VCCO可以不同。只有相同電氣標(biāo)準(zhǔn)的端口才能連接在一起，VCCO電壓相同是接口標(biāo)準(zhǔn)的基本條件。 </p><p>　　(2)可配置邏輯塊（CLB）

43、 </p><p>　　CLB是FPGA內(nèi)的基本邏輯單元。CLB的實際數(shù)量和特性會依器件的不同而不同，但是每個CLB都包含一個可配置開關(guān)矩陣，此矩陣由4或6個輸入、一些 選型電路（多路復(fù)用器等）和觸發(fā)器組成。 開關(guān)矩陣是高度靈活的，可以對其進(jìn)行配置以便處理組合邏輯、移位寄存器或RAM。在Xilinx公司的FPGA器件中，CLB由多個（一般為4個或2個）相同的Slice和附加邏輯構(gòu)成，如圖1-3所示。每個CLB模塊

44、不僅可以用于實現(xiàn)組合邏輯、時序邏輯，還可以配置為分布式RAM和分布式ROM。 </p><p>　　圖1-3 典型的CLB結(jié)構(gòu)示意圖</p><p>　　Slice是Xilinx公司定義的基本邏輯單位，其內(nèi)部結(jié)構(gòu)如圖1-4所示，一個Slice由兩個4輸入的函數(shù)、進(jìn)位邏輯、算術(shù)邏輯、存儲邏輯和函數(shù)復(fù)用器組成。算術(shù)邏輯包括一個異或門（XORG）和一個專用與門（MULTAND），一個異或門可以使

45、一個Slice實現(xiàn) 2bit全加操作，專用與門用于提高乘法器的效率；進(jìn)位邏輯由專用進(jìn)位信號和函數(shù)復(fù)用器（MUXC）組成，用于實現(xiàn)快速的算術(shù)加減法操作；4輸入函數(shù)發(fā)生 器用于實現(xiàn)4輸入LUT、分布式RAM或16比特移位寄存器（Virtex-5系列芯片的Slice中的兩個輸入函數(shù)為6輸入，可以實現(xiàn)6輸入LUT或 64比特移位寄存器）；進(jìn)位邏輯包括兩條快速進(jìn)位鏈，用于提高CLB模塊的處理速度。 </p><p>　　圖

46、1-4 典型的4輸入Slice結(jié)構(gòu)示意圖</p><p>　　(3)數(shù)字時鐘管理模塊（DCM） </p><p>　　業(yè)內(nèi)大多數(shù)FPGA均提供數(shù)字時鐘管理（Xilinx的全部FPGA均具有這種特性）。Xilinx推出最先進(jìn)的FPGA提供數(shù)字時鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時鐘綜合，且能夠降低抖動，并實現(xiàn)過濾功能。 </p><p>　　(4)嵌入式

47、塊RAM（BRAM） </p><p>　　大多數(shù)FPGA都具有內(nèi)嵌的塊RAM，這大大拓展了FPGA的應(yīng)用范圍和靈活性。塊RAM可被配置為單端口RAM、雙端口RAM、內(nèi)容地址存儲器 （CAM）以及FIFO等常用存儲結(jié)構(gòu)。RAM、FIFO是比較普及的概念，在此就不冗述。CAM存儲器在其內(nèi)部的每個存儲單元中都有一個比較邏輯，寫入 CAM中的數(shù)據(jù)會和內(nèi)部的每一個數(shù)據(jù)進(jìn)行比較，并返回與端口數(shù)據(jù)相同的所有數(shù)據(jù)的地址，因而在

48、路由的地址交換器中有廣泛的應(yīng)用。除了塊RAM，還可以將 FPGA中的LUT靈活地配置成RAM、ROM和FIFO等結(jié)構(gòu)。在實際應(yīng)用中，芯片內(nèi)部塊RAM的數(shù)量也是選擇芯片的一個重要因素。 </p><p>　　單片塊RAM的容量為18k比特，即位寬為18比特、深度為1024，可以根據(jù)需要改變其位寬和深度，但要滿足兩個原則：首先，修改后的容量（位寬 深度）不能大于18k比特；其次，位寬最大不能超過36比特。當(dāng)然，可以將

49、多片塊RAM級聯(lián)起來形成更大的RAM，此時只受限于芯片內(nèi)塊RAM的數(shù)量，而 不再受上面兩條原則約束。 </p><p>　　(5)豐富的布線資源 </p><p>　　布線資源連通FPGA內(nèi)部的所有單元，而連線的長度和工藝決定著信號在連線上的驅(qū)動能力和傳輸速度。FPGA芯片內(nèi)部有著豐富的布線資源，根據(jù)工藝、長度、寬度和分布位置的不同而劃分為４類不同的類別。第一類是全局布線資源，用于芯片內(nèi)部

50、全局時鐘和全局復(fù)位/置位的布線；第二類是長線資源，用以完成芯片 Bank間的高速信號和第二全局時鐘信號的布線；第三類是短線資源，用于完成基本邏輯單元之間的邏輯互連和布線；第四類是分布式的布線資源，用于專有時鐘、復(fù)位等控制信號線。 </p><p>　　在實際中設(shè)計者不需要直接選擇布線資源，布局布線器可自動地根據(jù)輸入邏輯網(wǎng)表的拓?fù)浣Y(jié)構(gòu)和約束條件選擇布線資源來連通各個模塊單元。從本質(zhì)上講，布線資源的使用方法和設(shè)計的結(jié)

51、果有密切、直接的關(guān)系。 </p><p>　　(6)底層內(nèi)嵌功能單元 </p><p>　　內(nèi)嵌功能模塊主要指DLL（Delay Locked Loop）、PLL（Phase Locked Loop）、DSP和CPU等軟處理核（SoftCore）?，F(xiàn)在越來越豐富的內(nèi)嵌功能單元，使得單片F(xiàn)PGA成為了系統(tǒng)級的設(shè)計工具，使其具備了軟硬件聯(lián)合設(shè)計的能力，逐步向SOC平臺過渡。 </p>

52、;<p>　　DLL和PLL具有類似的功能，可以完成時鐘高精度、低抖動的倍頻和分頻，以及占空比調(diào)整和移相等功能。Xilinx公司生產(chǎn)的芯片上集成了 DLL，Altera公司的芯片集成了PLL，Lattice公司的新型芯片上同時集成了PLL和DLL。PLL 和DLL可以通過IP核生成的工具方便地進(jìn)行管理和配置。DLL的結(jié)構(gòu)如圖1-5所示。 </p><p>　　圖1-5 典型的DLL模塊示意圖<

53、/p><p>　　(7)內(nèi)嵌專用硬核 </p><p>　　內(nèi)嵌專用硬核是相對底層嵌入的軟核而言的，指FPGA處理能力強大的硬核（Hard Core），等效于ASIC電路。為了提高FPGA性能，芯片生產(chǎn)商在芯片內(nèi)部集成了一些專用的硬核。例如：為了提高FPGA的乘法速度，主流的FPGA 中都集成了專用乘法器；為了適用通信總線與接口標(biāo)準(zhǔn)，很多高端的FPGA內(nèi)部都集成了串并收發(fā)器（SERDES），可

54、以達(dá)到數(shù)十Gbps的收發(fā)速度。 </p><p>　　Xilinx公司的高端產(chǎn)品不僅集成了Power PC系列CPU，還內(nèi)嵌了DSP Core模塊，其相應(yīng)的系統(tǒng)級設(shè)計工具是EDK和Platform Studio，并依此提出了片上系統(tǒng)（System on Chip）的概念。通過PowerPC、Miroblaze、Picoblaze等平臺，能夠開發(fā)標(biāo)準(zhǔn)的DSP處理器及其相關(guān)應(yīng)用，達(dá)到SOC的開發(fā)目 的。</p&

55、gt;<p>　　1.2.3 FPGA的基本特點</p><p>　　(1)采用FPGA設(shè)計ASIC電路(專用集成電路)，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 </p><p>　　(2)FPGA可做其它全定制或半定制ASIC電路的中試樣片。 </p><p>　　(3)FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。 </p><p&

56、gt;　　(4)FPGA是ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。 </p><p>　　(5)FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 </p><p>　　可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 </p><p>　　FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此

57、，工作時需要對片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 </p><p>　　加電時，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時，只需換一片EPROM即可。這樣

58、，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。 </p><p>　　1.2.4 FPGA配置模式</p><p>　　FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片F(xiàn)PGA；串行模式可以采用串行PROM編程FPGA；外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對其編程。 <

59、;/p><p>　　如何實現(xiàn)快速的時序收斂、降低功耗和成本、優(yōu)化時鐘管理并降低FPGA與PCB并行設(shè)計的復(fù)雜性等問題，一直是采用FPGA的系統(tǒng)設(shè)計工程師需要考慮的關(guān)鍵問題。如今，隨著FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向發(fā)展，系統(tǒng)設(shè)計工程師在從這些優(yōu)異性能獲益的同時，不得不面對由于FPGA前所未有的性能和能力水平而帶來的新的設(shè)計挑戰(zhàn)。 </p><p>　　例如，領(lǐng)先FPG

60、A廠商Xilinx最近推出的Virtex-5系列采用65nm工藝，可提供高達(dá)33萬個邏輯單元、1,200個I/O和大量硬IP塊。超大容量和密度使復(fù)雜的布線變得更加不可預(yù)測，由此帶來更嚴(yán)重的時序收斂問題。此外，針對不同應(yīng)用而集成的更多數(shù)量的邏輯功能、DSP、嵌入式處理和接口模塊，也讓時鐘管理和電壓分配問題變得更加困難。 </p><p>　　幸運地是，F(xiàn)PGA廠商、EDA工具供應(yīng)商正在通力合作解決65nm FPGA

61、獨特的設(shè)計挑戰(zhàn)。不久以前，Synplicity與Xilinx宣布成立超大容量時序收斂聯(lián)合工作小組，旨在最大程度地幫助系統(tǒng)設(shè)計工程師以更快、更高效的方式應(yīng)用65nm FPGA器件。設(shè)計軟件供應(yīng)商Magma推出的綜合工具Blast FPGA能幫助建立優(yōu)化的布局，加快時序的收斂，最近FPGA的配置方式已經(jīng)多元化。</p><p>　　1.2.5 FPGA的應(yīng)用</p><p>　　(1)電路設(shè)計

62、中FPGA的應(yīng)用</p><p>　　連接邏輯，控制邏輯是FPGA早期發(fā)揮作用比較大的領(lǐng)域也是FPGA應(yīng)用的基石．事實上在電路設(shè)計中應(yīng)用FPGA的難度還是比較大的這要求開發(fā)者要具備相應(yīng)的硬件知識（電路知識）和軟件應(yīng)用能力（開發(fā)工具）這方面的人才總是緊缺的，往往都從事新技術(shù)，新產(chǎn)品的開發(fā)成功的產(chǎn)品將變成市場主流基礎(chǔ)產(chǎn)品供產(chǎn)品設(shè)計者應(yīng)用在不遠(yuǎn)的將來，通用和專用IP的設(shè)計將成為一個熱門行業(yè)！搞電路設(shè)計的前提是必須要具備

63、一定的硬件知識．在這個層面，干重于學(xué)，當(dāng)然，快速入門是很重要的，越好的位子越不等人電路開發(fā)是黃金飯碗． </p><p><b>　　(2)產(chǎn)品設(shè)計</b></p><p>　　把相對成熟的技術(shù)應(yīng)用到某些特定領(lǐng)域如通訊，視頻，信息處理等等開發(fā)出滿足行業(yè)需要并能被行業(yè)客戶接受的產(chǎn)品這方面主要是FPGA技術(shù)和專業(yè)技術(shù)的結(jié)合問題，另外還有就是與專業(yè)客戶的界面問題產(chǎn)品設(shè)計還包

64、括專業(yè)工具類產(chǎn)品及民用產(chǎn)品，前者重點在性能，后者對價格敏感產(chǎn)品設(shè)計以實現(xiàn)產(chǎn)品功能為主要目的，F(xiàn)PGA技術(shù)是一個實現(xiàn)手段在這個領(lǐng)域，F(xiàn)PGA因為具備接口，控制，功能IP，內(nèi)嵌CPU等特點有條件實現(xiàn)一個構(gòu)造簡單，固化程度高，功能全面的系統(tǒng)產(chǎn)品設(shè)計將是FPGA技術(shù)應(yīng)用最廣大的市場，具有極大的爆發(fā)性的需求空間產(chǎn)品設(shè)計對技術(shù)人員的要求比較高，路途也比較漫長不過現(xiàn)在整個行業(yè)正處在組建＂首發(fā)團(tuán)隊＂的狀態(tài)，只要加入，前途光明產(chǎn)品設(shè)計是一種職業(yè)發(fā)展方向定

65、位，不是簡單的愛好就能做到的！產(chǎn)品設(shè)計領(lǐng)域會造就大量的企業(yè)和企業(yè)家，是一個近期的發(fā)展熱點和機遇 </p><p><b>　　(3)系統(tǒng)級應(yīng)用</b></p><p>　　系統(tǒng)級的應(yīng)用是FPGA與傳統(tǒng)的計算機技術(shù)結(jié)合，實現(xiàn)一種FPGA版的計算機系統(tǒng)如用Xilinx　V-4, V-5系列的FPGA，實現(xiàn)內(nèi)嵌POWER　PC　CPU, 然后再配合各種外圍功能，實現(xiàn)一個基本

66、環(huán)境，在這個平臺上跑LINUX等系統(tǒng)這個系統(tǒng)也就支持各種標(biāo)準(zhǔn)外設(shè)和功能接口（如圖象接口）了這對于快速構(gòu)成FPGA大型系統(tǒng)來講是很有幫助的。這種＂山寨＂味很濃的系統(tǒng)早期優(yōu)勢不一定很明顯，類似ARM系統(tǒng)的境況但若能慢慢發(fā)揮出FPGA的優(yōu)勢，逐漸實現(xiàn)一些特色系統(tǒng)也是一種發(fā)展方向。若在系統(tǒng)級應(yīng)用中，開發(fā)人員不具備系統(tǒng)的擴充開發(fā)能力，只是搞搞編程是沒什么意義的，當(dāng)然設(shè)備驅(qū)動程序的開發(fā)是另一種情況，搞系統(tǒng)級應(yīng)用看似起點高，但不具備深層開發(fā)能力，很可

67、能會變成愛好者，就如很多人會做網(wǎng)頁但不能稱做會編程類似以上是幾點個人開發(fā)，希望能幫助想學(xué)FPGA但很茫然無措的人理一理思路。這是一個不錯的行業(yè)，有很好的個人成功機會。但也肯定是一個競爭很激烈的行業(yè)，關(guān)鍵看的就是速度和深度當(dāng)然還有市場適應(yīng)能力。</p><p><b>　　1.2.6最新應(yīng)用</b></p><p>　　北京時間2010年12月30日消息，美英兩國科學(xué)家

68、聯(lián)合開發(fā)了一款運算速度超快的電腦芯片，使當(dāng)前臺式機的運算能力提升20倍。 </p><p>　　當(dāng)前的個人電腦使用雙核、4核、16核處理器來執(zhí)行各項任務(wù)。如今，美英研究人員開發(fā)的中央處理器(CPU)將1000個內(nèi)核有效集成于一個芯片上。這項突破或?qū)⒃诮窈髱啄觊_啟一個超高速運算的新時代，使家庭用戶不再對運行緩慢的電腦系統(tǒng)感到沮喪。雖然速度更快，但由于新型“超級”電腦的能耗遠(yuǎn)低于當(dāng)前電腦，所以更加環(huán)保。 </p

69、><p>　　研究人員采用了一種名為“現(xiàn)場可編程門陣列”(以下簡稱“FPGA”)的芯片，使得微晶片就像都含有數(shù)百萬個晶體管一樣，而晶體管則是任何電路的基本組成部分。不過，F(xiàn)PGA芯片可由用戶安裝到特定電路，它們的功能不是在出廠時就設(shè)定好的。這樣一來，用戶可以將晶體管劃分成一個個“小群體”，要求每個“小群體”完成不同的任務(wù)。 </p><p>　　通過在FPGA芯片內(nèi)創(chuàng)建逾1000個微電路，研究

70、人員便將這個芯片變成了1000個內(nèi)核的處理器——每個內(nèi)核都可以遵照自己的指令工作。在測試中，F(xiàn)PGA芯片每秒能處理5GB的數(shù)據(jù)，處理速度大概相當(dāng)于當(dāng)前臺式機的20倍。這項研究由英國格拉斯哥大學(xué)的韋姆·范德堡韋德(Wim Vanderbauwhede)博士和美國馬薩諸塞大學(xué)盧維爾分校的同行共同實施。 </p><p>　　范德堡韋德說：“FPGA芯片沒有應(yīng)用于標(biāo)準(zhǔn)電腦上，原因是對FPGA芯片編程相當(dāng)困難。

71、FPGA芯片的處理能力強大，由于速度更快，能耗相當(dāng)?shù)停俏覀兏鼮榄h(huán)保的選擇?！彪m然當(dāng)前市場上銷售的電腦大多數(shù)內(nèi)核超過一個，可以同時實施不同任務(wù)，但傳統(tǒng)多核處理器只能共用一個存儲源，這降低了運算速度。范德堡韋德的研究團(tuán)隊給每個內(nèi)核分配一定量的專用存儲空間，從而加快了處理器的運算速度。 </p><p>　　一名用戶坐在運算速度很慢的臺式機前面，看上去一籌莫展。在測試中，F(xiàn)PGA芯片每秒能處理5GB的數(shù)據(jù)，處理速度大

72、概相當(dāng)于當(dāng)前臺式機的20倍 </p><p>　　范德堡韋德博士說：“這只是初期概念驗證研究，我們試圖展示對FPGA編程的便捷方式，令其超高速處理的潛力可以更為廣泛地應(yīng)用于未來的運算器和電子設(shè)備上。雖然現(xiàn)有許多技術(shù)充分使用FPGA芯片，如等離子電視、液晶電視和電腦網(wǎng)絡(luò)路由器，但它們在標(biāo)準(zhǔn)臺式機上的應(yīng)用卻十分有限。 </p><p>　　但是，我們看到，包括英特爾和ARM在內(nèi)的一些廠商已經(jīng)宣

73、布將開發(fā)集成傳統(tǒng)CPU與FPGA芯片的微晶片。我認(rèn)為此類處理器會得到更廣泛的應(yīng)用，有助于在今后幾年進(jìn)一步提升電腦運算速度?！狈兜卤ろf德希望在2011年3月應(yīng)用重構(gòu)運算國際研討會上詳細(xì)介紹他的研究發(fā)現(xiàn)。</p><p>　　2 本文的主要結(jié)構(gòu)和內(nèi)容提要</p><p>　　本文在深入研究基于前人所作的工作后，嘗試?yán)玫仍鲆孑敵鼋M合，判決反饋均衡以及非冗余糾錯技術(shù)來提高GMSK調(diào)制的性能。以滿

74、足當(dāng)今移動通信對通信設(shè)備小型化，低成本的需求。盡量簡化設(shè)計方案減少復(fù)雜度，以期望降低今后利用數(shù)字信號處理器實現(xiàn)的難度。</p><p>　　在引入GMSK概念之后，分別從時域一相位路徑和頻域一功率譜密度對GMSK信號進(jìn)行了分析。闡述了由于預(yù)調(diào)制高斯低通濾波器帶來的碼間干擾的問題，介紹了差分編碼技術(shù)。最后還具體介紹幾種實用的GMSK調(diào)制器的實現(xiàn)方案。</p><p>　　利用計算機仿真分析G

75、MSK各種調(diào)制方案和無線傳輸環(huán)境下的性能。根據(jù)GMSK,MSK,PSK調(diào)制原理，在Matlab/FPGA環(huán)境下給出了三種方式的信號傳輸仿真模型，比較他們的各項性能，為后面的內(nèi)容提供試驗依據(jù)。</p><p>　　論文的最后總結(jié)了課題研究過程中的主要工作、理論結(jié)論。</p><p>　　3 GMSK信號及其調(diào)制方案</p><p><b>　　3.1 概述

76、</b></p><p>　　首先對GMSK以及GMSK信號進(jìn)行分析，解釋了高斯預(yù)調(diào)制濾波器對GMSK信號的影響。同時還細(xì)化了具體實施中的幾個問題。比如，高斯低通濾波器的設(shè)計，差分編碼等。本文的一個主要工作是在深刻地理解GMSK信號的特性的基礎(chǔ)上設(shè)計好的調(diào)制方案。最后列出了GMSK調(diào)制信號的幾種實現(xiàn)方案。</p><p><b>　　3.2 調(diào)制方式</b>

77、;</p><p>　　3.2.1 最小頻移鍵控(MSK)</p><p>　　MSK是連續(xù)相位頻移鍵控(CPFSK)中的一種特殊的形式。其調(diào)制指數(shù)h=0.5，對于正交信號來說，MSK在一個碼元時間T內(nèi)產(chǎn)生最小的頻率偏移(假設(shè)為相干解調(diào))。MSK信號也可以視為利用正弦脈沖形成的交錯四相相移鍵控(OQPSK)。</p><p>　　為了滿足無線通信的要求，一個成功的調(diào)

78、制方案需要滿足以下特性:</p><p>　　（1）緊湊的輸出功率譜；</p><p>　　（2）適應(yīng)C類非線性放大器；</p><p>　　（3）對噪聲和干擾有著較強的免疫性；</p><p><b>　?。?）易于實現(xiàn)。</b></p><p>　　MSK的許多性質(zhì)都令人滿意。這使得它很適合作

79、為無線通信的調(diào)制方案。它也有自身的缺點，其功率譜密度的旁瓣較大。為了使得其的輸出功率譜更加緊湊，下面我們引入預(yù)調(diào)制低通濾波器的概念。</p><p>　　3.3 高斯最小移頻鍵控（GMSK）</p><p>　　為了使MSK信號的輸出功率譜更緊湊，該預(yù)制低通濾波器應(yīng)該滿足以下條件：</p><p>　?。?）帶寬窄，且對高頻分量銳截止；</p><

80、;p>　?。?）具有較低的脈沖相應(yīng)，用來防止過度的瞬間頻率偏移；</p><p>　　（3）能保持輸出的脈沖響應(yīng)曲線下面積對應(yīng)于π/2的相位。</p><p>　　因此，GMSK采用滿足以上條件的高斯地同濾波器作為脈沖形成濾波器。數(shù)據(jù)流通過高斯低通濾波器，然后再進(jìn)行MSK調(diào)制。濾波器的帶寬由時間帶寬常數(shù)BT決定。[1]表明，在沒有載波漂移以及鄰道的帶外輻射功率相對于總功率小于-60d

81、B的情況下，選擇BT=0.28比較適合于常規(guī)的（IEEE定義頻段為300~1,000MHz）的移動無線通信系統(tǒng)。預(yù)調(diào)制濾波器的引入使得信號的頻譜更為緊湊，但是他同時在時域上展寬了信號脈沖，引入了碼間干擾（ISI）。具體地說，與調(diào)制濾波器使得脈沖展寬，使得波形在時域上大于碼元時間T，因此我們有時候?qū)MSK信號歸入部分響應(yīng)信號。</p><p>　　高斯低通濾波器的脈沖響應(yīng)h(t)可以表示為：</p>

82、<p><b>　　(3-1)</b></p><p>　　高斯低通濾波器的方波脈沖響應(yīng)g(t)為：</p><p><b>　　(3-2)</b></p><p>　　其中矩形函數(shù)rect(x)定義為：</p><p><b>　　(3-3)</b></p&

83、gt;<p>　　計算后，脈沖響應(yīng)g(t)可以表示為：</p><p><b>　　(3-4)</b></p><p>　　其中，Q(t)為Q函數(shù)：</p><p><b>　　(3-5)</b></p><p>　　已調(diào)信號的相位寫做：</p><p><

84、;b>　　(3-6)</b></p><p>　　其中是被調(diào)制的非零碼（NRZ）。調(diào)制指數(shù)h=0.5。這保證在一個碼元時間內(nèi)的相位的最大改變量為。因此，GMSK信號的最終表達(dá)式為：</p><p><b>　　(3-7)</b></p><p>　　其中，為單位比特信號的能量，是隨機初始相位。為了便于分析，通常情況下，我們可以

85、假設(shè)=0。</p><p>　　3.4 GMSK信號的分析</p><p>　　公式4-2給出了GMSK信號的解析表達(dá)式。下文將具體針對其相位路徑，功率譜密度，已調(diào)波占用帶寬等幾個方面進(jìn)行分析。</p><p>　　3.4.1 GMSK調(diào)制信號的相位路徑</p><p>　　由公式4-5我們不難看得出，GMSK信號的相位路徑有脈沖響應(yīng)波形的形

86、狀決定。換言之，一個碼元內(nèi)已調(diào)波相位變化的值取決于其間脈沖的面積。由于高斯低通濾波器的引入，導(dǎo)致脈沖波形在時域上的展寬，使得相鄰脈沖之間有重疊，因此在決定一個碼元內(nèi)脈沖面積是需要考慮相鄰碼元的影響。這樣，在不同的碼流圖案下，一個碼元時間內(nèi)脈沖的面積不同，對應(yīng)的相位路徑也不同。于是得到圖2-2-A所示的不同碼流對應(yīng)的相應(yīng)軌跡圖。圖中近似的認(rèn)為脈沖的寬度為3T，脈沖波形的重疊只考慮相鄰一個碼元的影響。</p><p>

87、;　　確定相位路徑的規(guī)則是：</p><p>　　（1）一個碼元內(nèi)向為變化增加還是減少，取決于這個碼元內(nèi)脈沖波形疊加后面積的正負(fù)極性。若面積為正，這相位增加，反之則減少。</p><p>　?。?）一個碼元內(nèi)相位變化取決于這個碼元內(nèi)疊加后脈沖面積的大小。（以脈沖寬度為3T為例）當(dāng)相鄰3個碼元為+1，+1，+1時，則一個碼元相位增加π/2；當(dāng)相鄰3個碼元都為-1時，則一個碼元內(nèi)相位減少π/2

88、；在其他碼流圖下，由于正負(fù)極性抵消，疊加后的脈沖波面積比上述兩種情況要小，即相位的變化小于π/2。</p><p>　　圖4-1-B同時給出了GMSK信號和MSK信號的相位軌跡圖。通過比較和分析我們可以下定性的結(jié)論：基帶的脈沖形成技術(shù)平滑了MSK信號的相位曲線，因此穩(wěn)定了信號的頻譜變化，這將使得發(fā)射頻譜上的旁瓣高度大大降低。下面我們通過對GMSK信號功率譜密度的研究來進(jìn)行定量的分析。</p><

89、;p>　?。ˋ）GMSK信號相位跡線圖 （B）GMSK與MSK相位跡線圖比較</p><p>　　圖4-1 GMSK與MSK的相位軌跡比較</p><p>　　3.4.2 數(shù)字信號功率譜密度的研究</p><p>　　令一個數(shù)字調(diào)相信號表示如下：</p><p><b>　　(3-8)

90、</b></p><p>　　其中，是一個含有信息的隨機過程，也就是相位路徑。為初始相位（分析中可以將其設(shè)為0）。功率譜分析方法較多，且各有其特點以及用途。主要方法大抵有以下幾種[3]：</p><p>　?。?）直接傅立葉變換法。通過直接推求Z(t)截斷信號的傅立葉變換獲得其振幅譜。再運用符號統(tǒng)計的特征以及平穩(wěn)隨機過程的基本原理將其轉(zhuǎn)化為功率譜。這是一種確定信號向隨機信號譜分

91、析過渡的直接而經(jīng)典的方法。</p><p>　?。?）相關(guān)函數(shù)法。利用維納-辛欣定理利用自相關(guān)函數(shù)的估計值得傅立葉變換來獲得功率譜。</p><p>　?。?）轉(zhuǎn)移概率法（信號流圖法）。首先列出個符號的轉(zhuǎn)移狀態(tài)并計算出相應(yīng)的轉(zhuǎn)移概率矩陣，然后利用包含該轉(zhuǎn)移概率的功率譜密度分析式直接計算其功率譜分布。</p><p>　?。?）其他近代普估計法。最大熵法，最大似然譜估

92、計法，自回歸譜估計法等。</p><p>　　上文介紹了直接法。該方法利用了帶通信號Z(t)的截短形式直接求出Z(t)的雙邊功率譜度。GMSK信號的功率譜密度相同，隨著BT常數(shù)的減小，旁瓣的衰落非?？?。例如，當(dāng)BT=0.5時，第一旁瓣比主瓣低20dB。這里我們再次指出，頻譜的緊湊是一引入碼間干擾，增加誤碼率為代價的。</p><p>　　3.4.3 已調(diào)波占用帶寬</p>&

93、lt;p>　　在規(guī)定接收機所需要接受的已調(diào)波總功率的百分比的情況下，接收機帶通濾波器所需的歸一化帶寬時間常數(shù)BT，就定義為已調(diào)波占用的帶寬。表3-1顯示當(dāng)BT取不同值時，GMSK信號中包含給定百分比功率所占用的歸一化帶寬。</p><p>　　表格3-1 GMSK信號占用的歸一化帶寬</p><p>　　表3-1的物理意義十分清楚。當(dāng)預(yù)調(diào)制濾波器的時間帶寬常數(shù)BT以及已調(diào)波的總功率

94、一定時，若要求接收機收到的功率越大，則其占用的帶寬要求越寬，反之越窄；當(dāng)接收機牽制前置檢測濾波器的帶寬BT一定時，發(fā)送端濾波器時間帶寬常數(shù)BT越小，接收機越能夠通過的已調(diào)波功率的百分比就越大。</p><p>　　3.4.4 碼間干擾ISI</p><p>　　矩形脈沖經(jīng)過預(yù)調(diào)高斯低通濾波器的脈沖形成之后，脈沖在時間上延伸，每個碼元的脈沖將延伸到相鄰碼元的時間間隔。這就會造成碼間干擾，并導(dǎo)

95、致接收機在檢測一個碼元時發(fā)生錯誤的概率增加。圖4-2為BTb=0.3時，第K個碼元與相鄰兩個碼元在時域上輸出得分解圖。圖中三段曲線分別代表第K-1,K,K+1個碼元的時域波形。這里,高斯低通濾波器的輸出是第K個碼元時間內(nèi)三個脈沖相應(yīng)波形的線性疊加。這就是碼間干擾。</p><p>　　圖3-2 高斯低通濾波器的時域分解（BT=0.3）</p><p>　　可是，由式3-1得知高斯濾波器的

96、傳遞函數(shù)不滿足奈奎斯特準(zhǔn)則，因此我們不能利用奈奎斯特準(zhǔn)則消除碼間干擾。因此，在希望得到的射頻帶寬和由于碼間干擾造成的誤碼性能的下降之間的折衷，是選擇高斯濾波器時面臨的問題。盡管我們不能完全消除碼間干擾，但是后面的章節(jié)我們將深入地討論在接受端如何利用等增益合并，判決反饋均衡（DFE）以及非冗余糾錯技術(shù)來盡可能的減少碼間干擾的負(fù)面效應(yīng)。</p><p>　　3.5 GMSK調(diào)制器及其實現(xiàn)</p><

97、;p>　　圍繞著GMSK信號的產(chǎn)生，人們不斷探尋，并且提出了多種地調(diào)制方式。其中包括：直接數(shù)字調(diào)頻；環(huán)路（PLL）調(diào)制器，也就是在一個BPSK調(diào)制器后面跟隨一個鎖相環(huán)電路組成的相位平滑濾波器；利用數(shù)字波形生成器的正交調(diào)制器等。下文我們將具體分析GMSK調(diào)制器設(shè)計的幾個方面：差分編碼，高斯低通濾波器等。并對幾種主要的實現(xiàn)方法進(jìn)行介紹和比較。</p><p>　　圖3-3 GMSK調(diào)制器原理框圖</p&

98、gt;<p>　　3.5.1 差分編碼</p><p>　　圖3-3是直接數(shù)值調(diào)頻方案的原理框圖。首先對信息流進(jìn)行差分編碼，編碼后的信號經(jīng)過高斯低通濾波器脈沖形成之后，直接進(jìn)行頻率調(diào)制。</p><p>　　差分編碼將信息存儲在相位得變化中，而不是相位得本身上。在有些情況下，在解調(diào)和檢測的過程中使用的同步和載波恢復(fù)技術(shù)會產(chǎn)生的相位模糊。差分編碼中信息由相位的差值來表示，因而克

99、服了相位模湖帶來得影響。但是這也使得誤碼率增加。因為，每一個比特的錯誤會失相鄰的比特也出錯。最終實際的誤碼率Pb(差分解碼后)和解調(diào)前的誤碼率Pe之間的關(guān)系是。</p><p>　　如果輸入信號是一個二進(jìn)制單極性序列，則編碼序列定義為：</p><p><b>　　(3-9)</b></p><p>　　其中，i是比特序列的指數(shù)。解碼序列定義為

100、：</p><p><b>　　(3-10)</b></p><p>　　如果輸入的數(shù)據(jù)是雙極性或非歸零（NRZ）二進(jìn)制序列，則編碼序列定義為：</p><p><b>　　(3-11)</b></p><p>　　這種編碼方式也就是所謂的NRZ-1，相應(yīng)的解碼序列定義為：</p>&

101、lt;p><b>　　(3-12)</b></p><p>　　圖3-4-A為差分編碼的實現(xiàn)框圖。圖4-4-B為碼元序列為101110001011時，NRZ，NRZ-1以及上文中的差分編碼進(jìn)行比較?？梢钥闯鲈摬罘志幋a也就是NRZ-1。第二章中還會介紹針對不同的解調(diào)方案的其它的差分編碼的方法。</p><p>　?。ˋ）差分編碼實現(xiàn)框圖

102、 （B）碼形比較</p><p>　　圖3-4 差分編碼實現(xiàn)框圖和碼形</p><p>　　最后我們再次強調(diào)，對于一個具體的調(diào)制解調(diào)系統(tǒng)來說差分編碼并不是必須的。這里我們對它進(jìn)行分析是因為作為本文中重點研究的非相干差分解調(diào)器需要在調(diào)制器端采用差分編碼。</p><p>　　3.5.2 高斯低通濾波器</p><p>　　在G

103、MSK調(diào)制器中前面分析的高斯低通濾波器的作用在于對基帶信號進(jìn)行頻譜整形。從而降低信號頻帶寬度提高頻譜利用率，同時降低對相鄰信道的干擾（ACI）。我們通過對高斯低通濾波器的脈沖響應(yīng)的一個參數(shù)B（也就是3dB帶寬）的調(diào)整達(dá)到對信號的帶外輻射進(jìn)行不同程度的抑制的效果。</p><p>　　圖3-5，我們直觀地給出高斯低通濾波器的沖擊響應(yīng)的時域波形</p><p>　　圖3-5 高斯低通濾波器的

104、響應(yīng)</p><p>　　具體的模擬濾波器的設(shè)計方法這里我們不不贅述了。如今數(shù)字信號處理DSP技術(shù)越來越多的用于數(shù)字高斯低通濾波器的設(shè)計上。這里以BT = 0.3為例，也就是僅考慮前后相鄰碼元的影響。由于高斯低通濾波器輸出需要通過積分器后再引入三角函數(shù)來產(chǎn)生基頻信號，而積分器響應(yīng)的相鄰三位碼元輸出總共有八種。因此，通常的方法是預(yù)先將積分器的輸出響應(yīng)存在RAM中，再以延遲得方式獲得前后碼元的信息，最后查表取出積分器

105、的輸出。這樣可以避免設(shè)計復(fù)雜的濾波器并且大大減少運算量以及時間。</p><p>　　4 GMSK調(diào)制器的實現(xiàn)方案及其比較</p><p>　　4.1 傳統(tǒng)的實現(xiàn)方法</p><p>　　在工程實現(xiàn)上，最簡單的方法是用基帶高斯脈沖序列直接調(diào)制VCO的頻率。這種實現(xiàn)方式的結(jié)構(gòu)較簡單，但是VCO頻率的穩(wěn)定性較差，難以保證GMSK信號的性能。另一種實現(xiàn)方法是采用鎖相環(huán)的

106、PLL型調(diào)制器，如圖4-1所示。鎖相技術(shù)的采用解決了頻率穩(wěn)定性的問題，但為了平滑BPSK移相器的相位突變，使得碼元轉(zhuǎn)換點的相位連續(xù)且沒有尖角，鎖相環(huán)的傳遞函數(shù)應(yīng)具有良好的平滑性能和快速響應(yīng)能力，這增加了實現(xiàn)的復(fù)雜程度，因而實際應(yīng)用有一定局限。</p><p>　　圖4-1 PLL型GMSK調(diào)制器</p><p>　　實際應(yīng)用較多的實現(xiàn)方法是波形存儲正交調(diào)制法。由公式（3-4）可知，在計算

107、后，即可算出GMSK信號。在時刻，只與輸入數(shù)據(jù)和有關(guān)，而只取決于其截短長度，因此的狀態(tài)是有限的，這樣由形成的和也只有有限個波形。波形存儲正交調(diào)制法的基本思想就是將及離散化，制成表，儲存在ROM中，根據(jù)輸入的二進(jìn)制數(shù)據(jù)查找波形存儲表獲得基帶信號，再分別經(jīng)數(shù)模變換（DAC）、低通濾波后進(jìn)行混頻。調(diào)制器的原理結(jié)構(gòu)如圖4-2所示。這種方法的優(yōu)點是利用數(shù)字技術(shù)可以產(chǎn)生具有任何響應(yīng)特性的基帶脈沖波形和已調(diào)信號，缺點是兩條支路的基帶信號的振幅誤差以及

108、支路上載波的正交相位誤差和幅度誤差均會引起已調(diào)輸出信號的振幅波動和相位誤差，即所謂的支路信號幅度及正交載波相位不平衡。在輸入數(shù)據(jù)為隨機序列的情況下，會導(dǎo)致已調(diào)信號包絡(luò)起伏。限幅前其功率譜不受影響，而限幅后的功率譜有擴展現(xiàn)象。所以，在工程實現(xiàn)上必須盡量避免這一問題。</p><p>　　圖4-2 波形存儲正交調(diào)制法原理框圖</p><p>　　4.2全數(shù)字實現(xiàn)方法</p>&

109、lt;p>　　如果在查找波形存儲表獲得基帶信號以后不做DAC，就能避免因為模擬濾波而產(chǎn)生的支路信號幅度失衡。這樣的數(shù)字信號經(jīng)過低通濾波器（LPF）抑止高頻分量后，再通過DDS（數(shù)字頻率合成器）進(jìn)行數(shù)字混頻，就能夠得到GMSK數(shù)字已調(diào)信號。因為DDS完全可以保證載波相位的正交性，因此在采樣精度允許的范圍內(nèi)，數(shù)字化實現(xiàn)GMSK調(diào)制器，就能有效避免兩條支路信號幅度及正交載波相位失衡。</p><p>　　圖4-3

110、 基于FPGA的改進(jìn)實現(xiàn)結(jié)構(gòu)</p><p>　　在作者從事的項目中，整個系統(tǒng)工作在短波段，硬件上完全可以由FPGA來實現(xiàn)這樣的GMSK數(shù)字調(diào)制器，如圖4-3所示。FPGA包含豐富的IP core資源，其中就有正弦余弦查找表和DDS，可以為硬件實現(xiàn)帶來極大的便利。將相位路徑離散化，存儲在圖中的相位路徑表中，由輸入的二進(jìn)制數(shù)據(jù)查找相位路徑表獲得相位路徑，正弦余弦查找表計算出相應(yīng)的及，這樣就得到了基帶信號。經(jīng)過內(nèi)插