數(shù)字日歷電路課程設計

1、<p><b>　　課程設計報告</b></p><p>　　課題： 數(shù)字日歷電路的設計 </p><p>　　班級 電子0901 學號 </p><p>　　專業(yè) 電子信息工程 </p><p>　　系別 信息工程系

2、 </p><p>　　指導教師 電子技術課程設計指導小組 </p><p><b>　　電子信息工程系</b></p><p><b>　　2011年12月</b></p><p><b>　　數(shù)字日歷電路</b></p><p><b

3、>　　1 設計目的：</b></p><p>　　（1）、培養(yǎng)理論聯(lián)系實際的正確設計思想，訓練綜合運用已經學過的理論和生產實際知識去分析和解決工程實際問題的能力。</p><p>　　（2）、學習較復雜的電子系統(tǒng)設計的一般方法，了解和掌握模擬、數(shù)字電路等知識解決電子信息方面常見實際問題的能力，由學生自行設計、自行制作和自行調試。</p><p>　

4、　（3）、培養(yǎng)學生的創(chuàng)新能力。</p><p>　　2 技術指標與設計要求</p><p>　　利用計數(shù)器，譯碼器，數(shù)碼管等器件， </p><p><b>　　（1）、技術指標</b></p><p>　?。?）設計基準脈沖信號產生電路。</p><p>　?。?）能進行年月日的計時以及獨立的時

5、間顯示電路。</p><p>　?。?）能進行星期的顯示。</p><p><b>　?。?）快速校時。</b></p><p><b>　　（2）、設計要求</b></p><p>　?。?）按照任務書要求，進行電路設計，給出原理框圖；</p><p>　　（2）根據(jù)原理框

6、圖，進行整體電路設計；</p><p>　　（3）安裝、設計電路，實現(xiàn)預期功能；</p><p>　?。?）提交格式符合要求、內容完整的設計報告。</p><p><b>　　3 總體設計</b></p><p><b>　　圖1：總體框圖</b></p><p><b

7、>　　(1)．設計構想</b></p><p>　　利用555構成的多諧振蕩電路，震蕩周期約為1秒，當做秒脈沖；74LS90為進制加法器，用來計算時分秒；74LS48為譯碼器，其輸入端與74LS90輸出端相連，輸出端與7段式數(shù)碼管相連，計數(shù)器輸出值經譯碼后，由數(shù)碼管顯示計數(shù)。</p><p>　　用74LS161做7進制加法器，做星期計算</p><p

8、>　　(2)．設計所需主要器件:</p><p>　　74LS90，74LS48，74LS161，74LS192，以及七段共陰極顯示器</p><p><b>　　(3)．顯示電路</b></p><p>　　顯示電路主要用的是74LS48和七段共陰極顯示器，常見的七段數(shù)字顯示器有半導體數(shù)碼顯示器（LED）和液晶顯示器（LCD）等。本實驗

9、用共陰極數(shù)碼管，74LS48輸出為高電平有效，和共陰極數(shù)碼管搭配。</p><p>　　74LS48的邏輯符號和引腳排列圖如圖所示。</p><p>　　設計出來的顯示電路如下圖：</p><p><b>　　分秒計時電路</b></p><p>　　計時電路分秒計時電路主要用到74LS90,用于構成60進制計數(shù)器。74

10、LS90是集成異步非二進制計數(shù)器 ,74LS90具有以下功能：</p><p>　?。?）異步清零。R0(1)、R0(2)為清零輸入端，高電平有效。即當R0(1)=R0(2)=1，且S9(1)、S9(2)不全為1時，計數(shù)器的輸出立即被清零。</p><p>　?。?）異步置9。S9(1)、S9(2)為置9輸入端，高電平有效。即當S9(1)=S9(2)=1，且R0(1)、R0(2)不全為1時

11、，計數(shù)器的輸出立即被置9（1001）。</p><p>　?。?）正常計數(shù)。當異步清零端和異步置9端都無效時，在計數(shù)脈沖下降沿作用下，可進行二－五－十進制計數(shù)。</p><p>　?。?）保持不變。當異步清零端和異步置9端都無效，且CPA、CPB都為1時，計數(shù)器輸出保持不變。</p><p>　　74LS90的引腳圖以及功能表如下：</p><p

12、>　　分秒的計時采用整體反饋清零法構成60進制加法計數(shù)器，是數(shù)碼顯示從0到59。當計數(shù)59（01011001）后，再來一個脈沖計數(shù)就回到00（00000000），此時產生一個進位信號送給高位，使其計數(shù)一次。</p><p><b>　　設計的電路圖如下：</b></p><p><b>　?。?4時計時電路</b></p>&

13、lt;p>　　小時計時也是用2片74LS90構成24進制計數(shù)器，前面的分位的進位信號作為小時位的時鐘賣蔥，電路圖如圖： </p><p><b>　?。暝氯沼嫊r電路</b></p><p>　　年月日計時電路主要用74LS192的加法，74LS192是同步十進制可逆計數(shù)器，具有以下功能：</p><p>　?。?) CLR

14、=1時異步清零，它為高電平有效。</p><p>　?。?）CLR=0（異步清零無效）、LD=0時異步置數(shù)。</p><p>　　(3) CLR=0，LD=1（異步置數(shù)無效）且減法時鐘CPD=1時，則在加法時鐘CPU上升沿作用下，計數(shù)器按照8421BCD碼進行遞增計數(shù)：0000～1001。</p><p>　　(4) CLR=0，LD=1且加法時鐘CPU＝1時，則在

15、減法時鐘CPD上升沿作用下，按照8421BCD碼進行遞減計數(shù)：1001～0000。</p><p>　　(5) CLR=0，LD=1，且CPU＝1，CPD=1時，計數(shù)器輸出狀態(tài)保持不變。</p><p>　　74LS192引腳及功能表：</p><p><b>　　設計電路如下：</b></p><p><b>

16、;　?。瞧陲@示電路</b></p><p>　　星期顯示電路主要用74LS161，是同步二進制加計數(shù)器，采用74LS161構成小于十六的任意進制同步加法計數(shù)器，74LS161具有以下功能：</p><p>　　① 異步清零。當CLR=0時，不管其它輸入信號的狀態(tài)如何，計數(shù)器輸出將立即被置零。</p><p>　?、?同步置數(shù)。當CLR=1（清零無效）、

17、LD=0時，如果有一個時鐘脈沖的上升沿到來，則計數(shù)器輸出端數(shù)據(jù)Q3～Q0等于計數(shù)器的預置端數(shù)據(jù)D3～D0。</p><p>　　③ 加法計數(shù)。當CLR=1、LD=1（置數(shù)無效）且ET=EP=1時，每來一個時鐘脈沖上升沿，計數(shù)器按照4位二進制碼進行加法計數(shù)，計數(shù)變化范圍為0000～1111。該功能為它的最主要功能。</p><p>　　④數(shù)據(jù)保持。當CLR=1、LD=1，且ET·E

18、P=0時，無論有沒有時鐘脈沖，計數(shù)器狀態(tài)將保持不變。 </p><p>　　74LS161引腳圖以及功能表如下：</p><p>　　在設計過程中星期一至星期六分別用阿拉伯數(shù)字“l(fā)～6”表示，而星期日則用“8”表示，當計數(shù)器輸出7（0111）時，將3個輸出用與非接到74LS48的LT，這是相當于七段共陰極顯示器做燈影測試，即所有燈亮，就是“日”字。</p><p>

19、<b>　　電路圖如下：</b></p><p><b>　　秒脈沖產生電路</b></p><p>　　主要采用555定時器構成多諧振蕩器，電路原理如下：</p><p>　　工作原理是1、）電路第一暫態(tài)，輸出為1。電容充電，電路轉換到第二暫態(tài),輸出為0。電路第二暫穩(wěn)態(tài)，電容放電，電路轉換到第一暫態(tài)</p>

20、<p>　　振蕩頻率計算：tPL=R2C1n2≈0.7R2C ，</p><p>　　pH = (R1+R2)C1n2≈0.7(R1+R2)C </p><p><b>　　設計電路圖如下：</b></p><p><b>　　4 電路調試</b></p><p>　　先是對每個單元進行

21、調試，將各個的脈沖信號接到秒信號上?？纯词欠衲苷ｉ_始計數(shù)，以及進制是否有錯誤！檢查無誤后，在整體測試。</p><p><b>　　5設計總結</b></p><p>　　本次的實驗設計讓我更加熟悉理論，鍛煉了自己的動手能力，以前只是學些理論，現(xiàn)在要真正的實踐了才發(fā)現(xiàn)一切并沒有想象的那么簡單那么順利，就算你的原理全部正確，但實驗現(xiàn)象也有可能出不來，這就考驗到學生本身

22、的應變能力，在設計的過程中遇到了很多困難，特別是在細節(jié)方面遇到很多困難，但就是因為這些困難讓學到了不少東西。解決困難，就學到知識和經驗，譬如在設計過程中實現(xiàn)要求功能的芯片有哪些，那些使用方便點，如果所要的芯片沒有，需要用哪些才能代替做到一樣的功能等等。如何處理一些細節(jié)問題和查找問題。</p><p>　　就像我做星期顯示的時候，星期中根本就沒有星期7這個說法，只有星期天或是星期日。因為這個所以就去查閱資料，在這個

23、過程中我學到了很多，知道了要靈活變通，知道遇到問題不能只是說煩，或是放棄，要努力去解決。</p><p>　　通過這次課程設計，增加了我們將理論運用于實踐的能力，學會了用已有的知識來解決實際問題的方法，培養(yǎng)自身的動手能力和操作能力，對所學專業(yè)有了更進一步的認識，為以后的學習打下了堅實的基礎。但由于自己的能力不足課程設計的要求還是沒有完全做到！其中要求的校時電路沒能完成，這樣也顯示出自己不足的還有很多！需要學習的也