2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩16頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、<p><b>  目錄</b></p><p><b>  第一章:緒論2</b></p><p>  1.1概述EDA技術(shù)2</p><p>  1.1.1 EDA技術(shù)的應(yīng)用2</p><p>  1.2數(shù)字通信系統(tǒng)模型簡述3</p><p>  1.2

2、.1 DDS優(yōu)點3</p><p>  1.2.2 基于DDS技術(shù)的任意波形發(fā)生器3</p><p>  第二章:任意波形產(chǎn)生器介紹4</p><p>  2. 1 應(yīng)用場合與作用4</p><p>  2.2任意波形產(chǎn)生器系統(tǒng)的構(gòu)成5</p><p>  第三章:任意波形產(chǎn)生器的設(shè)計7</p&g

3、t;<p><b>  3.1設(shè)計要求7</b></p><p><b>  3.2設(shè)計思路7</b></p><p><b>  3.3設(shè)計流程8</b></p><p>  3.4設(shè)計步驟及程序8</p><p>  3.5 理論硬件調(diào)試結(jié)果14&l

4、t;/p><p>  第四章:課程設(shè)計總結(jié)16</p><p><b>  參考文獻17</b></p><p><b>  第一章:緒論</b></p><p>  1.1概述EDA技術(shù)</p><p>  EDA是電子設(shè)計自動化(Electronic Design Aut

5、omation)的縮寫,在20世紀90年代初從計算機輔助設(shè)計(CAD)、計算機輔助制造(CAM)、計算機輔助測試(CAT)和計算機輔助工程(CAE)的概念發(fā)展而來的。EDA技術(shù)就是以計算機為工具,設(shè)計者在EDA軟件平臺上,用硬件描述語言HDL完成設(shè)計文件,然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真,直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計算機軟

6、件系統(tǒng),是指以計算機為工作平臺,融合了應(yīng)用電子技術(shù)、計算機技術(shù)、信息處理及智能化技術(shù)的最新成果,進行電子產(chǎn)品的自動設(shè)計。 利用EDA工具,電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng),大量工作可以通過計算機完成,并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。 現(xiàn)在對EDA的概念或范疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域,都有EDA的應(yīng)

7、用。</p><p>  1.1.1 EDA技術(shù)的應(yīng)用</p><p>  EDA技術(shù)在進入21世紀后,得到了更大的發(fā)展應(yīng)用,突出表現(xiàn)在以下幾個方面:</p><p>  1.在FPGA上實現(xiàn)DSP應(yīng)用成為可能,用純數(shù)字邏輯進行DSP模塊的設(shè)計,使得高速DSP實現(xiàn)成為現(xiàn)實,并有力地推動了軟件無線電技術(shù)的實用化和發(fā)展?;贔PGA的DSP技術(shù),為高速數(shù)字信號處理算法提

8、供了實現(xiàn)途徑。</p><p>  2.嵌入式處理器軟核的成熟,使得SOPC(System On a Programmable Chip)步入大規(guī)模應(yīng)用階段,在一片F(xiàn)PGA中實現(xiàn)一個完備的數(shù)字處理系統(tǒng)成為可能。</p><p>  3.使電子設(shè)計成果以自主知識產(chǎn)權(quán)的方式得以明確表達和確認成為可能。</p><p>  4.在仿真和設(shè)計兩方面支持標準硬件描述語言且功能

9、強大的EDA軟件不斷推出。</p><p>  目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機制造過程中,從設(shè)計、性能測試及特性分析直到飛行模擬,都可能涉及到EDA技術(shù)。</p><p>  1.2數(shù)字通信系統(tǒng)模型簡述</p><p>  數(shù)字通信系統(tǒng)是指利用數(shù)字信號傳遞消息的通信系統(tǒng)。數(shù)字通信系統(tǒng)的模型如圖所示。數(shù)字通信涉及的技術(shù)問題很多

10、,其中有信源編碼、信道編碼、保密編碼、數(shù)字調(diào)制、數(shù)字復(fù)接、同步問題等等。</p><p>  DDS是一種全數(shù)字化的頻率合成器,由相位累加器、波形ROM、D/A轉(zhuǎn)換器和低通濾波器構(gòu)成。時鐘頻率給定后,輸出信號的頻率取決于頻率控制字,頻率分辨率取決于累加器位數(shù),相位分辨率取決于ROM的地址線位數(shù),幅度量化噪聲取決于ROM的數(shù)據(jù)位字長和D/A轉(zhuǎn)換器位數(shù)。 </p><p>  1.2.1 D

11、DS優(yōu)點</p><p><b>  DDS有如下優(yōu)點:</b></p><p> ?、?頻率分辨率高,輸出頻點多,可達 個頻點(N為相位累加器位數(shù));⑵頻率切換速度快,可達us量級;⑶ 頻率切換時相位連續(xù);⑷ 可以輸出寬帶正交信號;⑸ 輸出相位噪聲低,對參考頻率源的相位噪聲有改善作用;⑹可以產(chǎn)生任意波形;⑺ 全數(shù)字化實現(xiàn),便于集成,體積小,重量輕,因此八十年代以來各

12、國都在研制和發(fā)展各自的DDS產(chǎn)品,如美國QUALCOMM公司的Q2334,Q2220;STANFORD公司的STEL-1175,STEL-1180;AD公司的AD7008,AD9850,AD9854等。這些DDS芯片的時鐘頻率從幾十兆赫茲到幾百兆赫茲不等,芯片從一般功能到集成有D/A轉(zhuǎn)換器和正交調(diào)制器。</p><p>  1.2.2 基于DDS技術(shù)的任意波形發(fā)生器</p><p>  

13、波形發(fā)生器電路系統(tǒng)結(jié)構(gòu)圖</p><p>  任意波形發(fā)生器(簡稱AWG)在1975年的開發(fā)成功為信號發(fā)生器產(chǎn)品增加了一個新品種。在任意波形發(fā)生器作為測量用信號激勵源進入市場之前,為了產(chǎn)生非正弦波信號,已使用函數(shù)發(fā)生器提供三角波、斜波、方波和余弦波等幾種特殊波形。聲音和振動分析需要復(fù)雜調(diào)制的信號源,以便仿真真實的信號,只有借助任意波形發(fā)生器,例如醫(yī)療儀器測試往往需要心電波形,任意波形發(fā)生器很容易產(chǎn)生各種非標準的振

14、動信號。任意波形發(fā)生器的應(yīng)用非常廣泛,在原理上可仿真任意波形,只要數(shù)字示波器或其它記錄儀捕捉到的波形,任意波形發(fā)生器都可復(fù)制出,特別有用的是仿真單次偶發(fā)的信號,例如地震波形、汽車碰撞波形等。</p><p>  第二章:任意波形產(chǎn)生器介紹</p><p>  2. 1 應(yīng)用場合與作用</p><p>  波形發(fā)生器是在電路設(shè)計與調(diào)試中應(yīng)用很多的一種信號發(fā)生裝置和信號

15、源。一般的信號源僅能產(chǎn)生幾種固定形狀的波形,而任意波形發(fā)生器(AWG)可以創(chuàng)造和產(chǎn)生任何可以設(shè)想的波形$其先導(dǎo)性,易用性和靈活性大大方便人們的設(shè)計與調(diào)試。對于模擬現(xiàn)場信號和各種信號合成能產(chǎn)生各種各樣的波形。</p><p>  任意波形發(fā)生器是信號源的一種$它具有信號源所有的特點和要領(lǐng)$我們傳統(tǒng)都認為信號源主要給被測電路提供所需要的已知信號(各種波形),然后用其它儀表測量感興趣的參數(shù)。可見信號源在電子實驗和測試處

16、理中$并不測量任何參數(shù),而是根據(jù)使用者的要求,仿真各種測試信號$提供給被測電路$以達到測試的需要。</p><p>  任意波形發(fā)生器是一種特殊的信號源,具有綜合其它信號源波形生成能力,因而適合各種仿真實驗的需要。</p><p>  2.2任意波形產(chǎn)生器系統(tǒng)的構(gòu)成</p><p>  下圖為任意波形發(fā)生器的構(gòu)成圖,sel為控制波形輸出 。</p>&

17、lt;p>  Kk為分頻模塊,與k步長調(diào)整波形輸出的頻率。輸出8位數(shù)字信號經(jīng)過D/A轉(zhuǎn)換輸出負波形,再經(jīng)過1:1比例反向放大器輸出正向波形,施密特觸發(fā)電路輸出方波然后經(jīng)測頻模塊由數(shù)碼管顯示出頻率。</p><p>  至少產(chǎn)生的波形如下:</p><p><b>  CPLD系統(tǒng)的分析</b></p><p><b>  分頻系

18、統(tǒng) </b></p><p>  系統(tǒng)時鐘信號1HZ分頻與待測信號一起通過測頻模塊然后輸出到驅(qū)動數(shù)碼管顯示。1HZ分頻就是用1秒鐘時間看有多少方波通過。</p><p>  第三章:任意波形產(chǎn)生器的設(shè)計</p><p><b>  3.1設(shè)計要求</b></p><p>  電路要求可以產(chǎn)生方波、正弦波、三角

19、波,波形的頻率可調(diào),通過控制開關(guān)控制產(chǎn)生的波形,并通過控制按鍵控制設(shè)計信號的頻率,改變頻率的方法可以采用分頻和DDS的原理進行控制信號頻率。并進行D/A轉(zhuǎn)換電路與濾波電路的設(shè)計,通過采用施密特觸發(fā)器對波形進行整形,設(shè)計一頻率測量電路對所產(chǎn)生的頻率進行測量,通過數(shù)碼管顯示出來,并在數(shù)碼管上顯示當前的波形代碼。</p><p><b>  3.2設(shè)計思路</b></p><p

20、>  (1)提出設(shè)計說明書,即用自然語言表達系統(tǒng)項目的功能特點和技術(shù)參數(shù)等。</p><p> ?。?)建立VHDL行為模型,這一步是將設(shè)計說明書轉(zhuǎn)化為VHDL行為模型。</p><p> ?。?)VHDL行為仿真。這一階段可以利用VHDL仿真器(如ModelSim)對頂層系統(tǒng)的行為模型進行仿真測試,檢查模擬結(jié)果,繼而進行修改和完善。</p><p> ?。?

21、)VHDL-RTL級建模。如上所述,VHDL只有部分語句集合可用于硬件功能行為的建模,因此在這一階段,必須將VHDL的行為模型表達為VHDL行為代碼(或稱VHDL-RTL級模型)。</p><p>  (5)前端功能仿真。</p><p><b>  (6)邏輯綜合。</b></p><p>  (7)測試向量生成。這一階段主要是針對ASIC設(shè)

22、計的。FPGA設(shè)計的時序測試文件主要產(chǎn)生于適配器。對ASIC的測試向量文件是綜合器結(jié)合含有版圖硬件特性的工藝庫后產(chǎn)生的,用于對ASIC的功能測試。</p><p>  (8)功能仿真。利用獲得的測試向量對ASIC的設(shè)計系統(tǒng)和子系統(tǒng)的功能進行仿真。</p><p> ?。?)結(jié)構(gòu)綜合。主要將綜合產(chǎn)生的表達邏輯連接關(guān)系的網(wǎng)表文件,結(jié)合具體的目標硬件環(huán)境進行標準單元調(diào)用、布局、布線和滿足約束條件

23、的結(jié)構(gòu)優(yōu)化配置,即結(jié)構(gòu)綜合。</p><p> ?。?0)門級時序仿真。在這一級中將使用門級仿真器或仍然使用VHDL仿真器(因為結(jié)構(gòu)綜合后能同步生成VHDL格式的時序仿真文件)進行門級時序仿真,在計算機上了解更接近硬件目標器件工作的功能時序。</p><p>  (11)硬件測試。這是對最后完成的硬件系統(tǒng)(如ASIC或FPGA)進行檢查和測試。</p><p>&l

24、t;b>  3.3設(shè)計流程</b></p><p>  3.4設(shè)計步驟及程序</p><p><b>  設(shè)計模塊原理圖</b></p><p>  分頻模塊 </p><p>  LIBRARY IEEE;</p>&l

25、t;p>  USE IEEE.STD_LOGIC_1164.ALL;</p><p>  USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>  ENTITY fp IS</p><p>  port(clk:in std_logic; --input 1K Hz</p><p>  k:in std_l

26、ogic_vector(3 downto 0);</p><p>  clko:buffer std_logic); --out 1 hz</p><p><b>  end fp;</b></p><p>  architecture a of fp is</p><p>  signal temp:std_logi

27、c_vector(3 downto 0);</p><p><b>  begin</b></p><p>  process(clk)</p><p><b>  begin</b></p><p>  if clk'event and clk='1' then</p

28、><p>  if temp<k then</p><p>  temp<=temp+1;</p><p><b>  else</b></p><p>  temp<="0000";</p><p>  clko<=not clko;</p>

29、<p>  end if;end if;</p><p>  end process;</p><p><b>  end a;</b></p><p>  正弦函數(shù)模塊 </p><p>  library ieee;</p>

30、;<p>  use ieee.std_logic_1164.all;</p><p>  use ieee.std_logic_arith.all;</p><p>  use ieee.std_logic_unsigned.all;</p><p>  entity sin is</p><p>  port(clk4:in

31、 std_logic;</p><p>  k:in integer range 15 downto 0;</p><p>  dd4:out integer range 255 downto 0);</p><p><b>  end sin;</b></p><p>  architecture dacc of si

32、n is</p><p>  signal q: integer range 63 downto 0;</p><p><b>  begin</b></p><p>  process(clk4)</p><p><b>  begin</b></p><p>  if (

33、clk4'event and clk4='1') then</p><p><b>  q<=q+k;</b></p><p><b>  end if;</b></p><p>  end process;</p><p>  process(q)</p>

34、<p><b>  begin</b></p><p><b>  case q is</b></p><p>  when 00=>dd4<=255;</p><p><b>  …..</b></p><p>  when others=>n

35、ull;</p><p><b>  end case;</b></p><p>  end process;</p><p><b>  end dacc;</b></p><p>  三角波 </p>&

36、lt;p>  library ieee;</p><p>  use ieee.std_logic_1164.all;</p><p>  use ieee.std_logic_unsigned.all;</p><p>  entity tria is</p><p>  port(clk3:in std_logic;</p&g

37、t;<p>  k:in integer range 15 downto 0;</p><p>  dd3:out integer range 255 downto 0);</p><p><b>  end tria;</b></p><p>  architecture dacc of tria is</p>&

38、lt;p>  signal b:std_logic;</p><p>  signal c:integer range 255 downto 0;</p><p><b>  begin</b></p><p>  process(clk3)</p><p><b>  begin</b>&l

39、t;/p><p>  if (clk3'event and clk3='1') then</p><p>  if(b='0') then</p><p><b>  c<=c+k;</b></p><p>  if(c>=250) then</p><

40、p><b>  b<='1';</b></p><p><b>  end if;</b></p><p>  elsif(b='1') then</p><p><b>  c<=c-k;</b></p><p>  if(c

41、<=1) then</p><p><b>  b<='0';</b></p><p><b>  end if;</b></p><p><b>  end if;</b></p><p><b>  dd3<=c;</b&g

42、t;</p><p><b>  end if;</b></p><p>  end process;</p><p><b>  end dacc;</b></p><p>  方波 </p

43、><p>  library ieee;</p><p>  use ieee.std_logic_1164.all;</p><p>  use ieee.std_logic_arith.all;</p><p>  use ieee.std_logic_unsigned.all;</p><p>  entity sq

44、uare is</p><p>  port(clk1 : in std_logic;</p><p>  k:in integer range 15 downto 0;</p><p>  dd1 : buffer integer range 255 downto 0);</p><p>  end square;</p>&

45、lt;p>  architecture dacc of square is</p><p>  signal q: integer range 255 downto 0;</p><p><b>  begin</b></p><p>  process(clk1)</p><p><b>  begin

46、</b></p><p>  if (clk1'event and clk1='1') then</p><p><b>  q<=q+k;</b></p><p><b>  end if;</b></p><p>  end process;</p

47、><p>  process(q)</p><p><b>  begin</b></p><p><b>  case q is</b></p><p>  when 0 to 127=>dd1<=255;</p><p>  when 128 to 255=>

48、;dd1<=127;</p><p>  when others=>null;</p><p><b>  end case;</b></p><p>  end process;</p><p><b>  end dacc;</b></p><p>  特殊波

49、形 </p><p>  library ieee;</p><p>  use ieee.std_logic_1164.all;</p><p>  use ieee.std_logic_arith.all;<

50、;/p><p>  use ieee.std_logic_unsigned.all;</p><p>  entity sintra is</p><p>  port(clk4:in std_logic;</p><p>  k:in integer range 15 downto 0;</p><p>  dd4:ou

51、t integer range 255 downto 0);</p><p>  end sintra;</p><p>  architecture dacc of sintra is</p><p>  signal q: integer range 63 downto 0;</p><p><b>  begin</b&

52、gt;</p><p>  process(clk4)</p><p><b>  begin</b></p><p>  if (clk4'event and clk4='1') then</p><p><b>  q<=q+k;</b></p>&l

53、t;p><b>  end if;</b></p><p>  end process;</p><p>  process(q)</p><p><b>  begin</b></p><p><b>  case q is</b></p><p&g

54、t;  when 00=>dd4<=255;</p><p><b>  ……..</b></p><p>  when 63=>dd4<=247;</p><p>  when others=>null;</p><p><b>  end case;</b><

55、/p><p>  end process;</p><p><b>  end dacc;</b></p><p>  分頻1Hz </p><p>  LIBRARY IEEE;</p><p>  U

56、SE IEEE.STD_LOGIC_1164.ALL;</p><p>  USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>  ENTITY fp1HZ IS</p><p>  PORT(clk:in std_logic; --10M</p><p>  clk1Hz: buffer STD_LOGIC

57、);</p><p>  END fp1hz;</p><p>  ARCHITECTURE one OF fp1hz IS</p><p>  SIGNAL test: integer range 0 to 6000000;</p><p><b>  begin</b></p><p>  p

58、rocess(clk)</p><p><b>  begin</b></p><p>  if clk'event and clk='1' then</p><p>  if test<5000000 then</p><p>  test<=test+1;</p>&

59、lt;p><b>  else</b></p><p><b>  test<=0;</b></p><p>  clk1hz<=not clk1hz;</p><p><b>  end if;</b></p><p><b>  end if;&

60、lt;/b></p><p>  end process;</p><p><b>  end one;</b></p><p>  測頻模塊 </p><p>  LIBRARY IEEE;</p><p>  USE IEEE.ST

61、D_LOGIC_1164.ALL;</p><p>  USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>  ENTITY freq IS</p><p>  PORT(fsin: in STD_LOGIC; </p><p>  clk: IN STD_LOGIC; </p&g

62、t;<p>  dout0,dout1,dout2,dout3: OUT STD_LOGIC_VECTOR(3 DOWNTO 0));</p><p><b>  END freq;</b></p><p>  ARCHITECTURE one OF freq IS</p><p>  SIGNAL test_en: STD_LO

63、GIC; </p><p>  SIGNAL clear: STD_LOGIC; </p><p>  SIGNAL data: STD_LOGIC_VECTOR(15 DOWNTO 0); </p><p><b>  BEGIN</b></p><p>  PROCESS(clk)</p

64、><p><b>  BEGIN</b></p><p>  IF clk'event AND clk='1' THEN test_en<=NOT test_en;</p><p><b>  END IF;</b></p><p>  END PROCESS; </

65、p><p>  clear<=NOT clk AND NOT test_en;</p><p>  PROCESS(fsin)</p><p><b>  BEGIN</b></p><p>  IF clear='1' THEN data<="0000000000000000"

66、;;</p><p>  ELSIF fsin'event AND fsin='0' </p><p><b>  THEN</b></p><p>  IF data(15 DOWNtO 0)="1001100110011001" </p><p>  THEN data&l

67、t;=data+"0110011001100111";</p><p>  elsIF data(11 DOWNtO 0)="100110011001" </p><p>  THEN data<=data+"011001100111";</p><p>  ELSIF data(7 DOWNTO 0

68、)="10011001" </p><p>  THEN data<=data+"01100111";</p><p>  ELSIF data(3 DOWNTO 0)="1001" </p><p>  THEN data<=data+"0111";</p>

69、<p>  ELSE data<=data+1;</p><p><b>  END IF;</b></p><p><b>  END IF;</b></p><p>  END PROCESS;</p><p>  PROCESS(test_en,data)</p>

70、<p><b>  BEGIN</b></p><p>  IF test_en'event AND test_en='0' THEN </p><p>  dout0<=data(3 downto 0);</p><p>  dout1<=data(7 downto 4);</p>

71、<p>  dout2<=data(11 downto 8);</p><p>  dout3<=data(15 downto 12); </p><p><b>  END IF; </b></p><p>  END PROCESS;</p><p><b>  END one;

72、</b></p><p>  控制模塊 </p><p>  library ieee;</p><p>  use ieee.std_logic_1164.all;</p><p>  use ieee.std_logic_arith.all;</p&g

73、t;<p>  use ieee.std_logic_unsigned.all</p><p>  entity control is</p><p>  port(sel:in std_logic_vector(1 downto 0);</p><p>  k0,k1,k2,k3:in integer range 255 downto 0;</

74、p><p>  qout:out integer range 255 downto 0);</p><p>  end control;</p><p>  architecture a of control is</p><p><b>  begin</b></p><p>  process(s

75、el,k0,k1,k2,k3)</p><p><b>  begin</b></p><p>  if sel=“00” then  </p><p><b>  qout<=k0;</b></p><p>  elsif sel=“01” then  </p>&l

76、t;p><b>  qout<=k1;</b></p><p>  elsif sel=“10” then  </p><p><b>  qout<=k2;</b></p><p>  elsif sel=“11” then  </p><p><b>  qout

77、<=k3;</b></p><p><b>  end if;</b></p><p>  end process;</p><p><b>  end a;</b></p><p>  3.5 理論硬件調(diào)試結(jié)果</p><p>  1、不同分頻產(chǎn)生方波如圖

78、</p><p>  2、不同分頻產(chǎn)生三角波如圖</p><p>  3、不同分頻產(chǎn)生任意波如圖:</p><p>  4、不同分頻產(chǎn)生正弦波如圖:</p><p>  第四章:課程設(shè)計總結(jié)</p><p>  這次課程設(shè)計理論上的時間為一周,但是由于學(xué)校相關(guān)教學(xué)資源的沖突和結(jié)合我們實際的需求及能力,所以僅用了一天多的

79、時間,但是即使在這一周多的時間里,我們?nèi)匀灰矊W(xué)到了一些,熟悉了對軟件的基本操作,但是仍然明顯感覺自己對EDAZ知識的匱乏。</p><p>  后來聽說硬件實驗箱壞了,老師也調(diào)試了好大一會,老師檢查一下實驗箱,搞出了半邊波形,</p><p>  我們這個結(jié)果是沒有出來,但是這也反應(yīng)我們做事沒有耐心,當我們硬件不能實現(xiàn)時,我們就在那不知所措了,急來急去也不知怎樣做,我們不想著再去做什么了。

80、這樣我們不適合做事,當我們遇到問題時,我們應(yīng)該想著怎樣去解決,而不是在那里急來急去或者無所事事。當我們有了耐心我們才可以把事情解決,這樣我們在今后才有可能把事情做好,我們的人生才會越走越好。</p><p><b>  參考文獻</b></p><p>  1. 王英軍,黃小輝.數(shù)字電視新形勢下的綜合業(yè)務(wù)管理[J].有線電視技術(shù),2004(6):78-80.</

81、p><p>  2. 吳小強. 數(shù)字電視用戶管理系統(tǒng)[J].有線電視技術(shù),2004(4):83-86.</p><p>  3. ErichGamma,RichafdHelm,RalphJohnson,etal.設(shè)計模式[M]. 李英軍,譯.北京:機械工業(yè)出版社,2003:199-210.</p><p>  4. 宋萬杰,羅豐,吳順君.CPLD技術(shù)及其應(yīng)用.西安:西

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論