版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、<p><b> 課 程 設(shè) 計(jì)</b></p><p> 課程名稱電子技術(shù)綜合設(shè)計(jì)與實(shí)踐</p><p> 題目名稱 八位數(shù)字搶答器 _</p><p> 學(xué)生學(xué)院 _</p><p> 專業(yè)班級(jí) _ </
2、p><p> 學(xué) 號(hào)_ _</p><p> 學(xué)生姓名_ _</p><p> 同組成員 </p><p> 指導(dǎo)教師_ _ _ </p><p> 年
3、 月 日</p><p><b> 目 錄</b></p><p> 1 課程設(shè)計(jì)任務(wù)書.................................................3 </p><p> 2 Quartus II軟件運(yùn)行環(huán)境與使用簡(jiǎn)介..............................
4、.6</p><p> 3 各模塊電路圖及其工作原理.......................................6</p><p> 3.1 搶答模塊..................................................6</p><p> 3.2 倒計(jì)時(shí)模塊(含報(bào)警系統(tǒng)).................
5、...................7</p><p> 3.3 附加記分模塊..............................................7</p><p> 4 操作過程詳述..................................................8</p><p> 更好的設(shè)計(jì)方案設(shè)想....
6、........................................11</p><p> 6 收獲及心得體會(huì)................................................12</p><p> 參考文獻(xiàn).........................................................12</p>
7、;<p> 附錄:系統(tǒng)整體電路圖..............................................12</p><p><b> 課程設(shè)計(jì)任務(wù)書</b></p><p><b> 一、課程設(shè)計(jì)的內(nèi)容</b></p><p> 1)利用各種器件設(shè)計(jì)一個(gè)多路智力競(jìng)賽搶答器。
8、2)利用DE2板對(duì)所設(shè)計(jì)的電路進(jìn)行驗(yàn)證。 3)總結(jié)電路設(shè)計(jì)結(jié)果 </p><p> 二、課程設(shè)計(jì)的要求與數(shù)據(jù)</p><p> 1. 搶答器同時(shí)供8名選手或8個(gè)代表隊(duì)比賽,分別用8個(gè)按鈕S0 ~ S7表示。 2. 設(shè)置一個(gè)系統(tǒng)清除和搶答控制開關(guān)S,該開關(guān)由主持人控制。 3. 搶答器具有鎖存與顯示功能。即選手按動(dòng)按鈕,鎖存相應(yīng)的編號(hào),并在優(yōu) </p>
9、<p> 先搶答選手的編號(hào)一直保持到主持人將系統(tǒng)清除為止。 4. 搶答器具有定時(shí)搶答功能,且一次搶答的時(shí)間由主持人設(shè)定(如,30秒)。 </p><p> 當(dāng)主持人啟動(dòng)"開始"鍵后,定時(shí)器進(jìn)行減計(jì)時(shí),同時(shí)揚(yáng)聲器發(fā)出短暫的聲</p><p> 響,聲響持續(xù)的時(shí)間0.5秒左右。 5. 參賽選手在設(shè)定的時(shí)間內(nèi)進(jìn)行搶答,搶答有效,定時(shí)器停止工作
10、,顯示器</p><p> 上顯示選手的編號(hào)和搶答的時(shí)間,并保持到主持人將系統(tǒng)清除為止。 6. 如果定時(shí)時(shí)間已到,無人搶答,本次搶答無效,系統(tǒng)報(bào)警并禁止搶答,定</p><p> 時(shí)顯示器上顯示00。</p><p> 三、課程設(shè)計(jì)應(yīng)完成的工作</p><p><b> ?。ㄒ唬?設(shè)計(jì)思路</b></p
11、><p><b> 1.學(xué)習(xí)要求:</b></p><p> 復(fù)習(xí)編碼器、十進(jìn)制加/減計(jì)數(shù)器的工作原理,設(shè)計(jì)可預(yù)置時(shí)間的定時(shí)電路分析與設(shè)計(jì)時(shí)序控制電路。畫出定時(shí)搶答器的整機(jī)邏輯電路圖,掌握智力搶答器的工作原理及其設(shè)計(jì)方法,并對(duì)各種元器件的功能和應(yīng)用有所了解。并能對(duì)其在電路中的作用進(jìn)行分析。例如:優(yōu)先編碼器74LS148和RS鎖存器74LS279以及十進(jìn)制同步加/減計(jì)數(shù)
12、器74LS192。</p><p><b> 2. 設(shè)計(jì)思路</b></p><p> 設(shè)定一條控制總線S 控制整個(gè)系統(tǒng)的運(yùn)作,高電平有效。設(shè)定一個(gè)清零控制,用于清除上一次搶答的顯示,高電平清零。另設(shè)定了一個(gè)自主的計(jì)數(shù)器置數(shù)控制set。由于DE2板上僅提供50MHz和27MHz的時(shí)鐘,需設(shè)定 lpm_counter分頻器(或者74LS292、74LS56分頻器)對(duì)
13、系統(tǒng)時(shí)鐘進(jìn)行分頻,計(jì)數(shù)器主要是用兩個(gè)74LS190,通過這兩個(gè)計(jì)數(shù)器,進(jìn)行30秒的倒數(shù)。</p><p><b> (二) 模擬仿真</b></p><p> 使用QUARTUS II軟件,用原理圖輸入方法,進(jìn)行編譯,仿真。</p><p><b> ?。ㄈ?下載</b></p><p>
14、模擬仿真結(jié)果正確后,結(jié)合實(shí)驗(yàn)板設(shè)置各輸入、輸出端;指定下載芯片,重新編譯。編譯結(jié)果正確后下載到相應(yīng)芯片中。 </p><p> (四) 實(shí)驗(yàn)結(jié)果驗(yàn)證</p><p> 下載完成后,在實(shí)驗(yàn)板上驗(yàn)證結(jié)果。</p><p> 四、課程設(shè)計(jì)進(jìn)程安排</p><p> 五、應(yīng)收集的資料及主要參考文獻(xiàn)</p><p>
15、1. 閻石. 數(shù)字電子技術(shù). 高等教育出版社,2006.</p><p> 2. 廖日坤. CPLD/FPGA嵌入式應(yīng)用開發(fā)技術(shù)白金手冊(cè). 中國(guó)電力出版社,2005.</p><p> 3. 何希才. 常用集成電路簡(jiǎn)明速查手冊(cè). 國(guó)防工業(yè)出版社,2006.</p><p> 4. 李洪偉. 基于Quartus II 的FPGA/CPLD設(shè)計(jì). 電子工業(yè)出版社,
16、2006.</p><p> 5. 周潤(rùn)景. 基于Quartus II的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例. 電子工業(yè)出版社,2007.</p><p> 發(fā)出任務(wù)書日期: 年 月 日 指導(dǎo)教師簽名:</p><p> 計(jì)劃完成日期: 年 月 日 基層教學(xué)單位責(zé)任人簽章:</p><p
17、><b> 主管院長(zhǎng)簽章:</b></p><p> 2 Quartus II軟件運(yùn)行環(huán)境與使用簡(jiǎn)介</p><p> Quartus II 是Altera公司的綜合性PLD開發(fā)軟件,支持原理圖、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多種設(shè)計(jì)輸入形式,內(nèi)嵌自有的綜合器以及仿
18、真器,可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。</p><p> Quartus II的運(yùn)行環(huán)境要求比較寬松,可以在XP、Linux以及Unix上使用,硬件要求也不高,具有運(yùn)行速度快,界面統(tǒng)一,功能集中,易學(xué)易用等特點(diǎn)。</p><p> Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口,越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。
19、 </p><p> 使用Quartus II進(jìn)行設(shè)計(jì)的步驟如下:1.新建工程 2.繪制電路 3.編譯與分配管腳 4.運(yùn)行與調(diào)試 。</p><p> 3 各模塊電路圖及其工作原理</p><p> 根據(jù)設(shè)計(jì)要求,我們把整個(gè)電路分為:搶答模塊、倒計(jì)時(shí)模塊(含報(bào)警系統(tǒng))、附加記分模塊。</p><p><b> 3.1 搶
20、答模塊</b></p><p> 在這個(gè)模塊中,在主持人按下開關(guān)之后,開關(guān)控制的倒計(jì)時(shí)模塊反饋一高電平到圖中的與非門中,同時(shí)74279的Q4清0,通過非門反饋一高電平,從而使EIN’的輸入為低電平,從而使優(yōu)先編碼器正常編碼。而當(dāng)有任何一個(gè)選手搶答之后,會(huì)對(duì)其進(jìn)行編碼,通過74249把它變成對(duì)應(yīng)的二進(jìn)制數(shù),再通過加法器加1,讓選手號(hào)從1號(hào)開始。如果有人搶答時(shí)圖中Q4反饋高電平(未倒數(shù)完),或者倒數(shù)結(jié)束
21、,這時(shí)候會(huì)使EIN’的輸入為高電平,從而使優(yōu)先編碼器的輸出封鎖在高電平(74279的輸出保持不變)。從而使第一個(gè)搶答的選手號(hào)可以保存。最后連接7447,驅(qū)動(dòng)顯示數(shù)字。</p><p> 3.2 倒計(jì)時(shí)模塊(含報(bào)警系統(tǒng))</p><p> CLOCK信號(hào)經(jīng)74292由高頻被分頻至秒脈沖。74292的輸出通過與門接到記數(shù)器的時(shí)鐘輸入端。主持人開關(guān)與兩個(gè)減法計(jì)數(shù)器的預(yù)置數(shù)端相連,開始之前,
22、由74279的Q4通過非門反饋至上圖與門的信號(hào)為低電平,所以,當(dāng)主持人開始前,是不計(jì)時(shí)的。開始后,有人搶答前,Q4輸出的反饋信號(hào)至與門時(shí)為高電平,同時(shí)十位的計(jì)數(shù)器因時(shí)間未用完反饋至與門的也為高電平,則計(jì)數(shù)器在開始后就可以隨著CLOCK信號(hào)計(jì)數(shù)了。</p><p> 有人搶答后,Q4輸出高電平,經(jīng)非門連至與門,則記數(shù)器輸入的減法信號(hào)保持為低電平,停止計(jì)時(shí)。</p><p> 如果時(shí)間用完
23、,仍無人搶答時(shí),與計(jì)數(shù)器相連的或門輸出為低電平(通過一個(gè)非門輸出高電平使燈亮報(bào)警),反饋至與門,則記數(shù)器輸入的減法信號(hào)保持為低電平,停止計(jì)時(shí)。 </p><p><b> 3.3附加記分模塊</b></p><p> 當(dāng)選手答對(duì)時(shí),按下開關(guān),產(chǎn)生觸發(fā)信號(hào),讓記數(shù)器加1,然后通過7447顯示分?jǐn)?shù)。</p><p><b> 4
24、操作過程詳述</b></p><p><b> 一 新建工程</b></p><p> 1 在文件菜單下 ,選擇新建工程,向?qū)?duì)話框出現(xiàn),按“下一步”</p><p> 2 設(shè)定相關(guān)文件路徑、文件名等</p><p> 3 選擇“下一步”,進(jìn)入到第二頁</p><p> 4
25、由于所有的文件共享同一個(gè)名字,此時(shí)不需添加其它的文件,選擇“下一步”</p><p> 5 設(shè)定器件,器件系列選用Cyclone II,封裝選用FBGA,引腳數(shù)選256,速度級(jí)別選”Fastest”,在器件列表中選擇EP2C5F256C6,選擇“下一步”</p><p> 6 在第四頁中,可以選擇第三方的EDA 工具。由于練習(xí)是在Quartus II 中進(jìn)行的,所以選擇“下一步”。&l
26、t;/p><p> 7 然后出現(xiàn)概述的頁面,就選擇“完成“。工程就建好了。</p><p><b> 二 設(shè)計(jì)電路</b></p><p> 1 建立文件File-〉New, 選擇Block Diagram/Schematic File.</p><p> 2 保存文件 File-〉Save as,同時(shí)選中 Add
27、file to Current project.</p><p> 3 用圖形編輯器輸入設(shè)計(jì)的四個(gè)步驟:導(dǎo)入邏輯門電路符號(hào)、導(dǎo)入輸入/輸出符號(hào)、用線連接節(jié)點(diǎn)、編譯電路。</p><p> 4 導(dǎo)入邏輯門電路符號(hào)</p><p> 用鼠標(biāo)雙擊圖形編輯器窗口的空白處或單擊左側(cè)工具條中的“門電路”圖標(biāo),選擇所需元件。</p><p> 5
28、導(dǎo)入輸入/輸出符號(hào)</p><p><b> 與第4 項(xiàng)類似。</b></p><p><b> 6 用線連接節(jié)點(diǎn)</b></p><p> 點(diǎn)擊直角連線工具圖標(biāo),然后將鼠標(biāo)置于元件邊沿,按下鼠標(biāo)左鍵保持不變,拖放連線至另一元件的端點(diǎn)上。</p><p><b> 三 編譯<
29、/b></p><p> 1建立工程后,選擇“processing-start compilation”</p><p> 2如果編譯成功即會(huì)出現(xiàn)compilation report窗口;如果編譯過程出現(xiàn)錯(cuò)誤,則編譯會(huì)自動(dòng)停止,并在消息框中顯示錯(cuò)誤信息。</p><p> 3改正錯(cuò)誤,直到編譯成功。</p><p><b&g
30、t; 四 分配管腳</b></p><p> 選擇路徑“Assignment-pins”,對(duì)應(yīng)“l(fā)ocation”一欄,根據(jù)查表的數(shù)據(jù)把連線的配置設(shè)置好。</p><p><b> 然后再編譯一次</b></p><p><b> 五 電路仿真運(yùn)行</b></p><p> 本
31、課程設(shè)計(jì)中,采用JTAG 模式下載設(shè)計(jì)。(SW19 置于RUN 位置)</p><p> 1 菜單命令Tools->Programmer 打開編程窗口</p><p> 2 若沒有顯示硬件,則單擊Hardware Setup..,打開硬件設(shè)置窗口。</p><p> 3 雙擊USB Blaster,然后單擊close,完成硬件設(shè)置。</p>
32、<p> 4 添加下載文件,找到.sof文件,選中program/configure.</p><p> 5 單擊start 按鈕,開始編程,編程結(jié)束后,可按設(shè)計(jì)方案運(yùn)行。</p><p><b> 六 仿真結(jié)果簡(jiǎn)述</b></p><p> 按下主持人開關(guān)后,計(jì)時(shí)開始,數(shù)碼管顯示倒數(shù)過程。如果沒有人在30秒內(nèi)搶答,倒數(shù)到0
33、0后停止,報(bào)警燈亮;如果30秒內(nèi)有人搶答,記數(shù)停止,數(shù)碼管顯示選手編號(hào),下一個(gè)選手搶答,選手編號(hào)也不變。按下加分鍵,選手分?jǐn)?shù)會(huì)加1。</p><p> 5. 更好的設(shè)計(jì)方案設(shè)想</p><p> 由于上面設(shè)計(jì)的記分模塊各個(gè)選手是獨(dú)立的,為了把8個(gè)部分整合要一起,用一個(gè)開關(guān)控制和一個(gè)數(shù)碼管顯示,我參考了別的同學(xué)的方案,把他的方案作為改進(jìn)方案。</p><p>
34、這個(gè)模塊的從74138開始,輸入信號(hào)從搶答模塊輸出端取,當(dāng)取到選手號(hào)后,對(duì)應(yīng)的輸出端輸出低電平,通過非門輸出高電平連接到對(duì)應(yīng)的與門,使該與門的輸出受開關(guān)控制,而其它組的與門封鎖在低電平。而記數(shù)功能與之前的模塊原理一樣,記數(shù)器的輸出接上三態(tài)門,同過它來控制哪位選手的分?jǐn)?shù)可以輸出。</p><p><b> 6.收獲與心得體會(huì)</b></p><p> 這次課程設(shè)計(jì)要
35、求我們把所學(xué)知識(shí)運(yùn)用到實(shí)際問題中來,要求我們對(duì)所學(xué)知識(shí)掌握的水平比較高,要能綜合運(yùn)用。通過這次設(shè)計(jì),我發(fā)現(xiàn)自己所學(xué)知識(shí)的掌握不夠,僅僅掌握了元件本身特性,并沒有去更深層次的想它的的靈活運(yùn)用。因此走了一些彎路。還有在設(shè)計(jì)過程中,缺少與別人的交流也讓我走了彎路,多與人交流,就能匯集更多智慧,吸收更多好的思路,更快的完善好自己的設(shè)計(jì)。這次課程實(shí)際不僅讓我對(duì)相關(guān)知識(shí)有了更深的理解,也讓我明白到交流的重要性。</p><p&g
36、t;<b> 參考文獻(xiàn)</b></p><p> 1. 閻石. 數(shù)字電子技術(shù). 高等教育出版社,2006.</p><p> 2. 廖日坤. CPLD/FPGA嵌入式應(yīng)用開發(fā)技術(shù)白金手冊(cè). 中國(guó)電力出版社,2005.</p><p> 3. 何希才. 常用集成電路簡(jiǎn)明速查手冊(cè). 國(guó)防工業(yè)出版社,2006.</p><
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 微機(jī)課程設(shè)計(jì)--數(shù)字式八位競(jìng)賽搶答器
- 八位搶答器電子課程設(shè)計(jì)報(bào)告
- 課程設(shè)計(jì)報(bào)告---8位數(shù)字搶答器設(shè)計(jì)
- 課程設(shè)計(jì)--數(shù)字搶答器
- 數(shù)字搶答器課程設(shè)計(jì)
- 數(shù)字搶答器課程設(shè)計(jì)
- 數(shù)字搶答器課程設(shè)計(jì)
- 課程設(shè)計(jì)--數(shù)字搶答器
- 八路搶答器課程設(shè)計(jì)---基于單片機(jī)的八位搶答器的設(shè)計(jì)
- 數(shù)字電子線路課程設(shè)計(jì)---數(shù)字搶答器
- 單片機(jī)課程設(shè)計(jì)--八位競(jìng)賽搶答器的設(shè)計(jì)
- 基于單片機(jī)的八位搶答器課程設(shè)計(jì)
- eda數(shù)字搶答器課程設(shè)計(jì)
- 數(shù)字電子技術(shù)課程設(shè)計(jì)報(bào)告--數(shù)字搶答器
- 數(shù)字電子技術(shù)課程設(shè)計(jì)---八路搶答器
- 數(shù)字式搶答器課程設(shè)計(jì)--數(shù)字式競(jìng)賽搶答器
- 數(shù)字搶答器課程設(shè)計(jì)報(bào)告
- eda數(shù)字搶答器課程設(shè)計(jì)
- 數(shù)字邏輯課程設(shè)計(jì)--搶答器
- 數(shù)字搶答器課程設(shè)計(jì)論文
評(píng)論
0/150
提交評(píng)論