畢業(yè)設(shè)計-四路智力競賽搶答器的設(shè)計

1、<p><b>　　摘 要</b></p><p>　　本文設(shè)計可供四人搶答的搶答器電路并對其進行仿真。首先本文提出了一種控制以及計時電路的方案，并對其進行了論證。設(shè)計方案先利用D觸發(fā)器及優(yōu)先編碼器74LS148N組成的搶答電路實施搶答電路的運行，然后利用555集成電路構(gòu)成秒脈沖發(fā)生器；然后用其產(chǎn)生的矩形波觸發(fā)倒計時計數(shù)器；運用輸出的進位電壓控制計時器的停止，并發(fā)生警報。然后用M

2、ultisim9對電路進行仿真和整體的性能指標測試。經(jīng)過測驗，得到了比較符合要求的仿真結(jié)果。</p><p>　　關(guān)鍵字：D觸發(fā)器、優(yōu)先編碼器74LS148、七段顯示譯碼器74LS48、555集成電路</p><p><b>　　目 錄</b></p><p><b>　　摘 要I</b></p>&l

3、t;p><b>　　目 錄II</b></p><p><b>　　緒 論1</b></p><p>　　第1章 方案與論證2</p><p>　　1.1 設(shè)計要求2</p><p>　　1.2 方案論證2</p><p>　　第2章 單元電路設(shè)計4&l

4、t;/p><p>　　2.1 搶答器按鍵保持與封鎖電路4</p><p>　　2.1.1 74LS74D觸發(fā)器4</p><p>　　2.2 選手號碼顯示電路6</p><p>　　2.2.1 74LS148優(yōu)先編碼器6</p><p>　　2.2.2 74LS248七段譯碼器8</p><p

5、>　　2.3 脈沖發(fā)生器電路10</p><p>　　2.3.1 555定時器10</p><p>　　2.4 8421BCD碼遞減計數(shù)器電路12</p><p>　　2.4.1 十進制可逆計數(shù)器74LS19212</p><p>　　2.5 搶答及限時鳴響電路14</p><p>　　2.5.1 74

6、LS04非門14</p><p>　　2.5.2 74LS02與非門15</p><p><b>　　總 結(jié)17</b></p><p><b>　　參考文獻18</b></p><p>　　附錄Ⅰ 總電路圖19</p><p>　　附錄Ⅱ 元器件清單20<

7、;/p><p><b>　　緒 論</b></p><p>　　關(guān)于這次設(shè)計的用于多人競賽搶答的器件，在現(xiàn)實生活中很常見，尤其是在隨著各種智益電視節(jié)目的不斷發(fā)展，越來越多的競賽搶答器被用在了其中，這種搶答器的好處是不僅能夠鍛煉參賽選手的反應(yīng)能力，而且能增加節(jié)目現(xiàn)場的緊張、活躍氣氛，讓觀眾看得更有情趣。可見搶答器在現(xiàn)實生活中確實很實用，運用前景非常廣泛。</p>

8、;<p>　　在知識競賽中，特別是做搶答題時，在搶答過程中，為了知道哪一組或哪一位選手先答題，必須要有一個系統(tǒng)來完成這個任務(wù)。如果在搶答中，只靠人的視覺是很難判斷出哪組先答題。這次設(shè)計就是用幾個觸發(fā)器以及三極管巧妙的設(shè)計搶答器，使以上問題得以解決，即使兩組的搶答時間相差幾微秒，也可分辨出哪組優(yōu)先答題。本文主要介紹了搶答器的工作原理及設(shè)計，以及它的實際用途。</p><p><b>　　第1

9、章 方案與論證</b></p><p><b>　　1.1 設(shè)計要求</b></p><p>　?。?）設(shè)置一個系統(tǒng)清除和搶答控制開關(guān)S，該開關(guān)由主持人控制；</p><p>　?。?）搶答器具有鎖存與顯示功能；</p><p>　　（3）搶答器具有定時搶答功能，定時時間為60秒，當主持人啟動"開始

10、"鍵后，定時器進行減計時； </p><p>　　（4）如果定時時間已到，無人搶答，本次搶答無效，系統(tǒng)報警并禁止搶答，定時顯示器上顯示00。</p><p><b>　　1.2 方案論證</b></p><p><b>　　方案一：</b></p><p>　　用CD4511 、CD406

11、8各一個電阻，開關(guān)，三級管和二級管若干及七段顯示器構(gòu)成搶答電路。本電路的控制方法是利用開關(guān)進行輸入編碼當按鍵第一次就接下時，輸出由1111110變?yōu)樗酉碌逆I值的BCD編碼經(jīng)4068 8輸入與門和一個三級管控制后輸出CD4511第五腳使其從底電平變?yōu)楦唠娖?，從而鎖住CD4511，實現(xiàn)搶答功能。計數(shù)器利用兩個CD40110和CD4011組合成60秒的加法計數(shù)器。此電路原理簡單，制作方便，但顯示不為倒計時，觀看比較不方便。</p>

12、;<p><b>　　方案二：</b></p><p>　　搶答電路由四個D觸發(fā)器74LS74N，或非門4002BT，開關(guān)若干，優(yōu)先編碼器74LS148及七段顯示器等組成。本電路的控制方法是利用開關(guān)進行高低電位的輸入，當四個開關(guān)有一個有優(yōu)先按下時，D觸發(fā)器的輸出端輸出的高電位通過或非門進入其他D觸發(fā)器的異步復位端從而使其他選手的輸入信號鎖存成無效。倒計時電路由74LS192,

13、七段顯示器，及555定時電路組成。此電路的設(shè)計雖然較復雜，但是能很好實現(xiàn)所要求的功能。</p><p>　　通過比較二個方案的特點，本電路采用方案二！</p><p>　　智力競賽搶答器的設(shè)計方框圖如圖1.2所示。包括搶答器電路，秒脈沖發(fā)生器電路、計數(shù)器電路、譯碼與顯示電路、報警電路和外部控制電路（輔助時序控制電路）等六個部分組成。計時電路遞減計時，每隔1秒鐘，計時器減1。其中搶答器，計數(shù)

14、器和控制電路是系統(tǒng)的主要部分。搶答器電路完成搶答功能，計數(shù)器完成60秒計時功能，而控制電路完成計數(shù)器的直接清零、啟動計數(shù)器、暫停/連續(xù)計數(shù)、譯碼顯示電路的顯示功能。當計時器遞減計時到零（既定時時間到）時，顯示器上顯示00，同時警報燈點亮。</p><p>　　圖1.2 智力競賽搶答器電路原理框圖</p><p>　　設(shè)計思路：利用D觸發(fā)器上的置位或復位實現(xiàn)搶答電路的信號的優(yōu)先輸入，通過優(yōu)先

15、編碼器和顯示譯碼器把優(yōu)先搶答的選手號碼顯示出來；由定時器發(fā)出的秒脈沖信號經(jīng)過遞減計數(shù)器，譯碼器，再由數(shù)碼管顯示出來，中間包括控制電路。</p><p>　　第2章 單元電路設(shè)計</p><p>　　2.1 搶答器按鍵保持與封鎖電路</p><p>　　2.1.1 74LS74D觸發(fā)器</p><p>　　74ls74雙上升沿D觸發(fā)器（有預(yù)置、

16、清除端），1CP、2CP 時鐘輸入端，1D、2D 數(shù)據(jù)輸入端，1Q、2Q、1Q 、2Q 輸出端，CLR1、CLR2 直接復位端（低電平有效） ，PR1、PR2 直接置位端（低電平有效）。</p><p>　　負跳沿觸發(fā)的主從觸發(fā)器工作時，必須在正跳沿前加入輸入信號。如果在CP 高電平期間輸入端出現(xiàn)干擾信號，那么就有可能使觸發(fā)器的狀態(tài)出錯。而邊沿觸發(fā)器允許在CP 觸發(fā)沿來到前一瞬間加入輸入信號[1]。這樣，輸入端受

17、干擾的時間大大縮短，受干擾的可能性就降低了。邊沿D觸發(fā)器也稱為維持-阻塞邊沿D觸發(fā)器。</p><p><b>　　工作原理:</b></p><p>　　SD 和RD 接至基本RS 觸發(fā)器的輸入端，它們分別是預(yù)置和清零端，低電平有效。當SD=0且RD=1時,不論輸入端D為何種狀態(tài)，都會使Q=1，Q=0，即觸發(fā)器置1；當SD=1且RD=0時，觸發(fā)器的狀態(tài)為0,SD和R

18、D通常又稱為直接置1和置0端。我們設(shè)它們均已加入了高電平，不影響電路的工作。工作過程如下:</p><p>　　(1)CP=0時，與非門G3和G4封鎖，其輸出Q3=Q4=1，觸發(fā)器的狀態(tài)不變。同時，由于Q3至Q5和Q4至Q6的反饋信號將這兩個門打開，因此可接收輸入信號D，Q5=D，Q6=Q5=D。</p><p>　　(2)當CP由0變1時觸發(fā)器翻轉(zhuǎn)。這時G3和G4打開，它們的輸入Q3和Q

19、4的狀態(tài)由G5和G6的輸出狀態(tài)決定。Q3=Q5=D，Q4=Q6=D。由基本RS觸發(fā)器的邏輯功能可知，Q=D。</p><p>　　(3)觸發(fā)器翻轉(zhuǎn)后，在CP=1時輸入信號被封鎖。這是因為G3和G4打開后，它們的輸出Q3和Q4的狀態(tài)是互補的,即必定有一個是0，若Q3為0，則經(jīng)G3輸出至G5輸入的反饋線將G5封鎖，即封鎖了D通往基本RS 觸發(fā)器的路徑；該反饋線起到了使觸發(fā)器維持在0狀態(tài)和阻止觸發(fā)器變?yōu)?狀態(tài)的作用,故

20、該反饋線稱為置0維持線,置1阻塞線。Q4為0時，將G3和G6封鎖，D端通往基本RS觸發(fā)器的路徑也被封鎖。Q4輸出端至G6反饋線起到使觸發(fā)器維持在1狀態(tài)的作用，稱作置1維持線；Q4輸出至G3輸入的反饋線起到阻止觸發(fā)器置0的作用,稱為置0阻塞線。因此，該觸發(fā)器常稱為維持-阻塞觸發(fā)器?？傊?，該觸發(fā)器是在CP正跳沿前接受輸入信號，正跳沿時觸發(fā)翻轉(zhuǎn)，正跳沿后輸入即被封鎖,三步都是在正跳沿后完成，所以有邊沿觸發(fā)器之稱。與主從觸發(fā)器相比,同工藝的邊沿

21、觸發(fā)器有更強的抗干擾能力和更高的工作速度。</p><p>　　74LS74邏輯圖如圖2.1所示：</p><p>　　圖2.1 74LS74邏輯圖</p><p>　　74LS74功能表如表2.1所示：</p><p>　　表2.1 74LS74功能表</p><p>　　按鍵保持與封鎖電路圖如圖2.2所示：<

22、/p><p>　　圖2.2 按鍵保持與封鎖電路圖</p><p>　　該電路可以完成兩個功能：一是能夠分辨出選手按鍵的先后順序，并且能夠鎖存優(yōu)先搶答選手的號碼，同時譯碼顯示電路顯示編號；二是后面的選手按鍵操作將無效。</p><p>　　工作過程：開關(guān)J6開啟時，則輸入為高電位“1”，經(jīng)過四個或非門后變成低電位“0”。則四個D觸發(fā)器的異步復位端將觸發(fā)器置“0”，搶答電路

23、處于系統(tǒng)清零狀態(tài)；當J6閉合時，搶答電路處于工作狀態(tài)。當搶答開始，若J1先按鍵，則Q1端輸出高電位“1”通過或非門變成低電位“0”，將其他D觸發(fā)器置0，則搶答信號輸出為“1110”（J4J3J2J1），然后通過輸出選手號碼顯示電路顯示對應(yīng)號碼。</p><p>　　2.2 選手號碼顯示電路</p><p>　　2.2.1 74LS148優(yōu)先編碼器</p><p>　

24、　74LS148 為 8 線－3 線優(yōu)先編碼器，共有54/74148和54/74LS148兩種線路結(jié)構(gòu)型式，將8條數(shù)據(jù)線（0－7）進行3線(4-2-1)二進制（八進制）優(yōu)先編碼，即對最高位數(shù)據(jù)線進行譯碼。利用選通端（EI）和輸出選通端（EO）可進行八進制擴展。</p><p>　　管腳0－7 編碼輸入端(低電平有效)，EI 選通輸入端(低電平有效)，A0、A1、A2 三位二進制編碼輸出信號即編碼 輸 出 端(低電

25、平有效)，GS 片優(yōu)先編碼輸出端即寬展端(低電平有效)，EO 選通輸出端，即使能輸出端。74LS148邏輯圖如圖2.3所示：</p><p>　　圖2.3 74LS148邏輯圖</p><p>　　在實際工作中，同時有多個輸入被編碼時，必須根據(jù)輕重緩急，規(guī)定好這些控制對象允許操作的先后次序，即優(yōu)先識別。識別信號的優(yōu)先級并進行編碼的邏輯部件稱為優(yōu)先編碼器。</p><p&

26、gt;　　編碼器74LS148的作用是將輸入I0～I78個狀態(tài)分別編成二進制碼輸出，它的功能表見表2.2所示。它有8個輸入端，3個二進制碼輸出端，輸入使能端EI，輸出使能端EO和優(yōu)先編碼工作狀態(tài)標志GS。優(yōu)先級分別從I7至I0遞減[2]。</p><p>　　表2.2 74LS148功能表</p><p>　?。ㄆ渲校?為高電平，0為低電平，×不定）</p><

27、;p>　　2.2.2 74LS248七段譯碼器</p><p>　　74LS248 是由與非門、輸入緩沖器和 7 個與或非門組成的 BCD-7 段譯碼器/驅(qū)動器。輸出是高電平有效。7 個與非門和一個驅(qū)動器成對連接，以產(chǎn)生可用的BCD 數(shù)據(jù)及其補碼至 7 個與或非譯碼門。</p><p>　　74ls248管腳及功能：</p><p>　?。?) A、B、C、D

28、是BCD碼的輸入端。</p><p>　?。?) a,b,c,d,e,f,g是輸出端。</p><p>　　（3) 試燈輸入端/LT： 低電平有效。當/LT＝0時，數(shù)碼管的七段應(yīng)全亮，與輸入的譯碼信號無關(guān)。因此，/LT=0可用來檢查74LS248和顯示器的好壞。</p><p>　?。?) 動態(tài)滅零輸入端/RBI： 在LT=1的前提下，當/RBI=0且輸入DCBA=

29、0000時，譯碼器各段輸出均為低電平，顯示器各段全滅，而當輸入數(shù)據(jù)為非零數(shù)碼時，譯碼器和顯示器正常譯碼和顯示。利用此功能可以實現(xiàn)對無意義位的零進行消隱。</p><p>　?。?) 滅燈輸入/動態(tài)滅零輸出端/RBO： 這是一個特殊的端鈕，有時用作輸入，有時用作輸出。當/RBO作為輸入使用，且/RBO＝0時，數(shù)碼管七段全滅，與譯碼輸入無關(guān)。當/RBO作為輸出使用時，受控于/LT和/RBI;當/LT＝1且/RBO＝0

30、時，/RBO＝0；其它情況下/RBO＝1[3]。本端鈕主要用于顯示多位數(shù)字時，多個譯碼器之間的連接。本設(shè)計將/RBI、/LT、/RBO都置高電平。</p><p>　　74LS248引腳圖如圖2.4所示：</p><p>　　圖2.4 74LS248引腳圖</p><p>　　74LS248功能表如表2.3所示：</p><p>　　表2.3

31、 74LS248功能表</p><p>　　選手號碼顯示電路圖如圖2.5所示；此部分電路主要實現(xiàn)搶答選手編號的顯示。例如：當?shù)谌贿x手率先按下?lián)尨鹌鲿r，LED顯示“3”。電路圖上顯示的是“1”，說明第一位選手先按下?lián)尨鹌鳌?lt;/p><p>　　圖2.5選手號碼顯示電路圖</p><p>　　該電路由優(yōu)先編碼器74LS148N和七段譯碼器/驅(qū)動74ls248N組成。當

32、選手按下?lián)尨鹌靼粹o時，搶答信號輸入端輸入低電平信號，在74LS148N作用下，輸出端A1、A2、A3相應(yīng)的輸出高低電平，產(chǎn)生對74LS248N的控制信號，并由此來控制LED的顯示信號。注意，選手控制信號從74LS148N的D3、D4、D5、D6端輸入，并且D3對應(yīng)選手4號，D4對應(yīng)選手3號，D5對應(yīng)選手2號，D6對應(yīng)選手1號。LED為共陰極七段顯示器</p><p>　　2.3 脈沖發(fā)生器電路</p>

33、<p>　　2.3.1 555定時器</p><p>　　555 定時器是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模集成器件。一般用雙極性工藝制作的稱為555，用CMOS工藝制作的稱為 7555，除單定時器外，還有對應(yīng)的雙定時器 556/7556。555 定時器的電源電壓范圍寬，可在4.5V~16V工作，7555 可在3~18V工作，輸出驅(qū)動電流約為200mA，因而其輸出可與TTL、CMOS或者模擬電路電平兼

34、容。</p><p>　　用555集成電路組成多諧振蕩電路為系統(tǒng)提供時鐘秒脈沖。555定時器應(yīng)用為多諧振蕩電路時，當電源接通Vcc通過電阻R1、R2向電容C充電，其上電壓按指數(shù)規(guī)律上升，當u上升至2/3Vcc，會使比較器C1輸出翻轉(zhuǎn)，輸出電壓為零，同時放電管T導通，電容C通過R2放電；當電容電壓下降到1/3Vcc，比較器C2工作輸出電壓變?yōu)楦唠娖剑珻放電終止，Vcc通過R1、R2又開始充電；周而復始，形成振蕩。則

35、其振蕩周期與充放電時間有關(guān)，也就是與外接元件有關(guān)，不受電源電壓變化影響。 </p><p><b>　　公式計算：</b></p><p>　　T1=(R1+R2)Cln2;</p><p>　　T2=R2Cln2;</p><p>　　振蕩周期T = T1+T2=0.7 ( R1 + 2R2) C =1 (s) <

36、;/p><p>　　555結(jié)構(gòu)圖如圖2.6所示：</p><p>　　圖2.6 555結(jié)構(gòu)圖</p><p>　　555的各個引腳功能如下：</p><p>　　1腳：GND(或Vss)外接電源負端VSS或接地，一般情況下接地。</p><p>　　8腳：VCC(或VDD)外接電源VCC，雙極型時基電路VCC的范圍是4.5

37、～16V，CMOS型時基電路VCC的范圍為3～18V。一般用5V。</p><p>　　3腳：OUT（或Vo）輸出端。</p><p>　　2腳：TR低觸發(fā)端。</p><p>　　6腳：TH高觸發(fā)端。</p><p>　　4腳：R是直接清零端。當R端接低電平，則時基電路不工作，此時不論TR、TH處于何電平，時基電路輸出為“0”，該端不用時應(yīng)

38、接高電平。</p><p>　　5腳：CO(或VC)為控制電壓端。若此端外接電壓，則可改變內(nèi)部兩個比較器的基準電壓，當該端不用時，應(yīng)將該端串入一只0.01μF電容接地，以防引入干擾。</p><p>　　7腳：D放電端。該端與放電管集電極相連，用做定時器時電容的放電。電阻分壓器由三個5kΩ的等值電阻串聯(lián)而成。電阻分壓器為比較器C1、C2提供參考電壓，比較器C1的參考電壓為2/3Vcc，加在

39、同相輸入端，比較器C2的參考電壓為1/3Vcc，加在反相輸入端。比較器由兩個結(jié)構(gòu)相同的集成運放C1、C2組成。高電平觸發(fā)信號加在C1的反相輸入端，與同相輸入端的參考電壓比較后，其結(jié)果作為基本RS觸發(fā)器R端的輸入信號；低電平觸發(fā)信號加在C2的同相輸入端，與反相輸入端的參考電壓比較后，其結(jié)果作為基本RS觸發(fā)器S端的輸入信號?；綬S觸發(fā)器的輸出狀態(tài)受比較器C1、C2的輸出端控制[4]。</p><p>　　555電路

40、的內(nèi)部電路方框圖如上圖2.3.1所示。它含有兩個電壓比較器，一個基本RS觸發(fā)器，一個放電開關(guān)T，比較器的參考電壓由三只5KΩ的電阻器構(gòu)成分壓，它們分別使高電平比較器A1同相比較端和低電平比較器A2的反相輸入端的參考電平為2/3Vcc和1/3Vcc。A1和A2的輸出端控制RS觸發(fā)器狀態(tài)和放電管開關(guān)狀態(tài)。當輸入信號輸入并超過2/3Vcc時，觸發(fā)器復位，555的輸出端3腳輸出低電平，同時放電，開關(guān)管導通；當輸入信號自2腳輸入并低于1/3Vcc

41、時，觸發(fā)器置位，555的3腳輸出高電平，同時放電，開關(guān)管截止。</p><p>　　脈沖發(fā)射器電路圖如圖2.7所示：</p><p>　　圖2.7 脈沖發(fā)射器電路圖</p><p>　　此部分電路主要是為計時電路提供所需脈沖，一般情況下，脈沖周期為1秒，選手按下強大按鈕時，也就啟動了次部分電路的工作。555定時電路在此處構(gòu)成振蕩器，周期：T=C3(R6+R5)ln2

42、，近似等于1秒[5]。這也就確定了計數(shù)器以1秒1次的頻率計數(shù)。</p><p>　　2.4 8421BCD碼遞減計數(shù)器電路</p><p>　　2.4.1 十進制可逆計數(shù)器74LS192</p><p>　　74LS192是同步十進制可逆計數(shù)器,它具有雙時鐘輸入，并具有清除和置數(shù)等功能，具體功能如下：</p><p>　?。?）異步清零。74

43、LS192的輸入端異步清零信號CR，高電平有效。僅當CR=1時，計數(shù)器輸出清零，與其他控制狀態(tài)無關(guān)。 </p><p>　　（2）異步置數(shù)控制。LD非為異步置數(shù)控制端低電平有效。當CR=0,LD非=0時D1D2D3D4被置數(shù),不受CP控制。 </p><p>　　（3）加法計數(shù)器當CR和LD非均無有效輸入時即當CR=0、LD非=1,而減數(shù)計數(shù)器輸入端CPd為高電平計數(shù)脈沖從加法計

44、數(shù)端CPu輸入時進行加法計數(shù)當CPd和CPu條件互換時則進行減法計數(shù)。 </p><p>　　（4）保持。當CR=0、LD非=1（無有效輸入），且當CRd=CPu=1時計數(shù)器處于保持狀</p><p>　?。?進行加計數(shù)：并在Q3、Q0均為1、CPu=0時，即在計數(shù)狀態(tài)為1001時，給出一進位信號。進行減計數(shù)：當Q3Q2Q1Q0=0000，且CPd=0時，BO非給出一錯位信號。&

45、lt;/p><p>　　其引腳排列及邏輯符號如圖2.8所示：</p><p>　　圖2.8 74LS192引腳排列及邏輯符號</p><p>　　圖中：PL為置數(shù)端，CPu為加計數(shù)端，CPd為減計數(shù)端，TCu為非同步進位輸出端，TCd為非同步借位輸出端，P0、P1、P2、P3為計數(shù)器輸入端，MR為清除端，Q0、Q1、Q2、Q3為數(shù)據(jù)輸出端。</p><

46、;p>　　74LS192功能表如表2.4所示：</p><p>　　表 2.4 74LS192功能表</p><p>　　8421BCD碼遞減計數(shù)器電路如圖2.9所示：</p><p>　　圖2.9 8421BCD碼遞減計數(shù)器電路圖</p><p>　　當選手按下?lián)尨鹌靼粹o時，電路開始工作。電路啟動后，由秒脈沖發(fā)生器電路為其提供所需脈沖

47、，兩個74LS248均相當于計時器，來一個脈沖就計數(shù)一次，相應(yīng)LED顯示也會跳變，周期為1秒。另外，LED1代表的信號顯示燈也會發(fā)光。此處，設(shè)計要求是答題時間為60秒，但此處忽略搶答時的一秒，故從59秒開始計時。</p><p>　　2.5 搶答及限時鳴響電路</p><p>　　2.5.1 74LS04非門</p><p>　　輸入高電平1（5v），輸出低電平0（

48、0v）。共有14個接口，7號接地，14號接工作電壓14v。另外的1-2,3-4,5-6,8-9,10-11,12-13分別是六個反相器。</p><p>　　74LS04有六個獨立的非門，A為輸入端，Y為輸出端，且輸出的是A的非。74LS04非門反相器符號圖如圖2.10所示：</p><p>　　圖2.10 74LS04非門反相器符號</p><p>　　74LS

49、04邏輯表如表2.5所示:</p><p>　　表2.5 74LS04邏輯表</p><p>　　2.5.2 74LS02與非門</p><p>　　74LS02與非門引腳圖如圖2.11所示：</p><p>　　圖2.11 74LS02與非門引腳圖</p><p>　　74LS02在數(shù)字電路課程中為或非門, 作用是二

50、個輸入的或運算,運算后反相輸出。一塊74LS02里面集成了四個或非門。74LS02是兩個腳作為輸入一個腳作為輸出。1、4、10、13腳分別作為四個或非門的輸出。以一個或非門為例來講。其他的幾個都一樣。2、3腳作為輸入，1腳作為輸出，這三個腳構(gòu)成一個或非門。其邏輯功能為：Y=A+B非，當A和B腳都輸入低電平時輸出Y就為高電平，其他的情況輸出Y都為低電平。</p><p>　　74LS02邏輯表如表2.6所示:<

51、;/p><p>　　表2.6 74LS02邏輯表</p><p>　　搶答及即時鳴響電路圖如圖2.12所示：</p><p>　　圖2.12 搶答及即時鳴響電路圖</p><p>　　此部分電路完成鳴響功能。具體分為：一.當選手按下?lián)尨鹌靼粹o時鳴響;二.當計時器由60變?yōu)?0是鳴響，提示選手答題時間已到。</p><p>

52、　　選手搶答時產(chǎn)生低電平，通過多次與非門最后變?yōu)楦唠娖捷斎氲紹UZZER,時期鳴響。當計時器變?yōu)?0時，產(chǎn)生低電平，經(jīng)過1個“與非”門，和2個“非”門，也變成高電平時得BUZZER鳴響。</p><p><b>　　總 結(jié)</b></p><p>　　本次畢業(yè)設(shè)計我選的課題是《四路智力競賽搶答器的設(shè)計》，實質(zhì)是屬于數(shù)字電路部分的內(nèi)容。主要使用了74LS148，74L

53、S248,74LS74等一些集成芯片，以及七段數(shù)碼顯示管，555定時電路，蜂鳴器，發(fā)光二極管。</p><p>　　最開始自己構(gòu)想了方案一，但在仿真的過程中出現(xiàn)了不少問題。比如，計數(shù)跳變時，個位和十位跳變不同時，出現(xiàn)60跳變后成50的現(xiàn)象，后來查資料才知道這是反饋延時產(chǎn)生的。為了解決方案一中出現(xiàn)的各種問題，在查閱了大量圖書資料和網(wǎng)絡(luò)資料下，并借鑒相關(guān)設(shè)計案例，得到了方案二。</p><p>

54、;　　這是一個很難的數(shù)字電路設(shè)計，以前以為只學好書上知識就可以了，但在這次設(shè)計中很多并非教材上能找到的芯片。深有感觸的是，想要做好數(shù)字電路的設(shè)計，必要的基礎(chǔ)知識勢必需的，但更重要的是了解各種芯片的構(gòu)造及其功能和管腳的排布。并非幾個簡單的“或”,“與”，“非” 門能解決問題的。</p><p>　　通過這次設(shè)計，我對數(shù)字電路設(shè)計中的邏輯關(guān)系等有了一定的認識，對以前學的數(shù)字電路又有了一定的新認識，溫習了以前學的知識，

55、就像人們常說的溫故而知新嘛，但在設(shè)計的過程中，遇到了很多的問題，有一些知識都已經(jīng)不太清楚了，但是通過一些資料又重新的溫習了一下數(shù)字電路部分的內(nèi)容。在這次畢業(yè)設(shè)計中也使我們的同學關(guān)系更進一步了，同學之間互相幫助，有什么不懂的大家在一起商量，聽聽不同的看法便于我們更好的理解知識，所以在這里非常感謝幫助過我的同學。</p><p>　　另外，我更明白了無論做什么事都應(yīng)該腳踏實地、一步一個腳印地去做。不要一味地去追求結(jié)果

56、，應(yīng)該注重在整個過程中的學習。由于能力和時間上的問題，我的論文存在著很多的不足之處，在以后的時間里我會更深入的去學習和探索。</p><p><b>　　參考文獻</b></p><p>　　[1]吳建國·《數(shù)字電子技術(shù)》·華中科技大學出版社·2011</p><p>　　[2]郝國法·《電子技術(shù)試驗》&

57、#183;冶金工業(yè)出版社·2007</p><p>　　[3]彭介華·《電子技術(shù)課程設(shè)計指導》· 高等教育出版社·2008</p><p>　　[4]高吉祥·《全國大學生電子設(shè)計大賽培訓系列教程》·電子工業(yè)出版社· 2007</p><p>　　[5]夏路易·《電路原理圖與電路板設(shè)計教程