版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、在上一篇博客，我介紹了并行加法。在這里，我將帶大家學(xué)習(xí)并行加一電路，并且，我們會發(fā)現(xiàn)結(jié)論相當簡單有趣。我們知道對于一位加法電路，假設(shè)AB是參與運算的兩個位變量，C_1是進位輸入，S是和值，C是進位輸出，有下面的結(jié)論：S=AxBxC_1C=AB(AxB)C_1其中，第二式又可寫成如下形式：C=GPC_1其中G=ABP=AxB我們知道對于加1電路，其中一個操作數(shù)為1，這樣我們有：S(0)=A(0)x1x0=notA(0)因為A(0)B(0)
2、=A(0)C_1=0，于是(AxB)C_1，有C(0)=A(0)對于B(i)i=1時，B(i)=0，所以，G(i)=0P(i)=A(i)。所以，C(i)=A(i)C(i1)S(i)=A(i)xC(i1)，其中(i=1)；所以C(0)=A(0)C_1=A(0)C(1)=A(1)C(0)=A(1)A(0)C(2)=A(2)C(1)=A(2)A(1)A(0)C(3)=A(3)C(2)=A(3)A(2)A(1)A(0)......S(0)=no
3、tA(0)S(i)=A(i)xC(i1)其中i=1。很有規(guī)律吧！求反加1描述：libraryieeeuseieee.std_logic_1164.allentityminus8ispt(A:instd_logic_vect(2downto0)B:outstd_logic_vect(2downto0))endminus8architecturebehavialofminus8issignalCT:std_logic_vect(2downt
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
評論
0/150
提交評論