版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、要實現(xiàn)8位加法,先要從1位開始。假設(shè)A,B,C_1分別為兩個輸入值和進位輸入,S是和值,C為進位輸出值,于是便有以下表達式:S=AxBxC_1C=ABBC_1AC_1也就是說,如果三個輸入中有奇數(shù)個1,則和S為1;如果三個輸入中至少有兩個1,則一定有進位,即C=1。其中,上面第二式可以寫成如下形式C=AB(AxB)C_1我們把它改寫一下:C=GPC_1,其中G=AB,P=AxB。于是,我們就有:C(0)=G(0)P(0)C_1C(1)=
2、G(1)P(1)C(0)=G(1)P(1)(G(0)P(0)C_1)=G(1)P(1)G(0)P(1)P(0)C_1C(2)=G(2)P(2)C(1)=G(2)P(2)(G(1)P(1)G(0)P(1)P(0)C_1)=G(2)P(2)G(1)P(2)P(1)G(0)P(2)P(1)P(0)C_1......其中,G(i)=A(i)B(i),P(i)=A(i)xB(i)。對于求和,我們有S(i)=A(i)xB(i)xC(i1)。從以上分
3、析,我們知道,進位輸出是輸入進行一次邏輯運算得到,求和輸出是兩次邏輯運算得到,從而實現(xiàn)了并行。下面為了節(jié)省資源,我們以3位加法為例,給出了VHDL的實現(xiàn)。libraryieeeuseieee.std_logic_1164.allentityadder8ispt(A:instd_logic_vect(2downto0)B:instd_logic_vect(2downto0)C_1:instd_logicS:outstd_logic_vec
4、t(2downto0)C2:outstd_logic)endadder8architecturebehavialofadder8issignalGPC:std_logic_vect(2downto0)beginG(0)=A(0)B(0)P(0)=A(0)xB(0)G(1)=A(1)B(1)P(1)=A(1)xB(1)G(2)=A(2)B(2)P(2)=A(2)xB(2)C(0)=G(0)(P(0)C_1)C(1)=G(1)(P(1)G(
5、0))(P(1)P(0)C_1)C(2)=G(2)(P(2)G(1))(P(2)P(1)G(0))(P(2)P(1)P(0)C_1)S(0)=A(0)xB(0)xC_1S(1)=A(1)xB(1)xC(0)S(2)=A(2)xB(2)xC(1)C2=C(2)endbehavial要實現(xiàn)8位加法,先要從1位開始。假設(shè)A,B,C_1分別為兩個輸入值和進位輸入,S是和值,C為進位輸出值,于是便有以下表達式:S=AxBxC_1C=ABBC_1A
6、C_1也就是說,如果三個輸入中有奇數(shù)個1,則和S為1;如果三個輸入中至少有兩個1,則一定有進位,即C=1。其中,上面第二式可以寫成如下形式C=AB(AxB)C_1我們把它改寫一下:C=GPC_1,其中G=AB,P=AxB。于是,我們就有:C(0)=G(0)P(0)C_1C(1)=G(1)P(1)C(0)=G(1)P(1)(G(0)P(0)C_1)=G(1)P(1)G(0)P(1)P(0)C_1C(2)=G(2)P(2)C(1)=G(2)
7、P(2)(G(1)P(1)G(0)P(1)P(0)C_1)=G(2)P(2)G(1)P(2)P(1)G(0)P(2)P(1)P(0)C_1......其中,G(i)=A(i)B(i),P(i)=A(i)xB(i)。對于求和,我們有S(i)=A(i)xB(i)xC(i1)。從以上分析,我們知道,進位輸出是輸入進行一次邏輯運算得到,求和輸出是兩次邏輯運算得到,從而實現(xiàn)了并行。下面為了節(jié)省資源,我們以3位加法為例,給出了VHDL的實現(xiàn)。lib
8、raryieeeuseieee.std_logic_1164.allentityadder8ispt(A:instd_logic_vect(2downto0)B:instd_logic_vect(2downto0)C_1:instd_logicS:outstd_logic_vect(2downto0)C2:outstd_logic)endadder8architecturebehavialofadder8issignalGPC:std_
9、logic_vect(2downto0)beginG(0)=A(0)B(0)P(0)=A(0)xB(0)G(1)=A(1)B(1)P(1)=A(1)xB(1)G(2)=A(2)B(2)P(2)=A(2)xB(2)C(0)=G(0)(P(0)C_1)C(1)=G(1)(P(1)G(0))(P(1)P(0)C_1)C(2)=G(2)(P(2)G(1))(P(2)P(1)G(0))(P(2)P(1)P(0)C_1)S(0)=A(0)xB(0)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 加法電路.txt
- 加法運算電路
- 加法器課程設(shè)計---數(shù)字加法顯示電路
- 除法加法運算電路(模擬電路課程設(shè)計)
- 加法器課程設(shè)計---數(shù)字加法顯示電路
- 加法器電路的設(shè)計
- 利用multisim仿真設(shè)計反相加法電路
- 有趣的加1電路.txt
- 有趣的加1電路.txt
- 基于adiabatic電路的低功耗加法器設(shè)計.pdf
- 基于加法器的PFC電路的仿真與設(shè)計.pdf
- 數(shù)字邏輯課程設(shè)計---全加器的多位加法器電路系統(tǒng)
- 加法的認識(內(nèi)含多個加法教案
- 加法課件
- pnp三極管開關(guān)電路的問題.txt
- 萬以內(nèi)的加法減法(二)加法說課稿
- pnp三極管開關(guān)電路的問題.txt
- 有符號數(shù)加法器和基于蘊涵關(guān)系的電路可靠性研究.pdf
- 進位加法教案
- 進位加法教案
評論
0/150
提交評論