畢業(yè)設計----基于單片機的信號源

1、<p>　　基于單片機的信號源設計</p><p><b>　　內(nèi)容摘要</b></p><p>　　本文是針對美國AD（Analog Devices）公司生產(chǎn)的DDS技術(shù)產(chǎn)品-------AD9851芯片的功能特點進行的信號源設計，采用了AT89S52作為控制單片機，并對AT89S52控制AD9851組成直接數(shù)字式合成信號發(fā)生器的設計實現(xiàn)進行了闡述。以此為

2、基礎設計了硬件實現(xiàn)電路，并針對信號源的功能進行了C語言程序設計，完成了軟件設計實現(xiàn)。</p><p>　　文中闡述了信號源電路設計的總體思路，提出了鍵盤控制電路、頻率顯示電路和AT89S52對AD9851的40位頻率/相位控制字輸送的硬件設計，對鍵盤電路控制過程和頻率電路顯示過程中的數(shù)據(jù)傳輸過程進行了具體的描述。并對鍵盤控制電路、頻率顯示電路、AT89S52對AD9851的數(shù)據(jù)傳送的具體軟件實現(xiàn)程序進行了描述。&

3、lt;/p><p>　　從信號源的硬件實驗設計來看，其工作可靠、效率良好，而且切換頻率速度快，既滿足了輸出波形高穩(wěn)定度、高精度、高分辨率的要求，又有價格低廉、體積小的特點，AD9851芯片輸出頻率可達幾十兆赫茲。</p><p>　　關鍵詞：DDS；AD9851；AT89S52</p><p><b>　　目錄</b></p>

4、<p>　　第一章 緒論…………………………………………………………………….3</p><p>　　1．1 DDS技術(shù)概述3</p><p>　　1. 2 DDS的特點3</p><p>　　1. 3 選題的意義4</p><p>　　第二章DDS原理及其實現(xiàn)5</p><p>　　

5、2．1 DDS原理5</p><p>　　2．2 AD9851的功能特點7</p><p>　　2．2．1 AD9851的內(nèi)部結(jié)構(gòu)7</p><p>　　2．2．2 AD9851的主要特性8</p><p>　　2．2．3 AD9851的結(jié)構(gòu)功能9</p><p>　　2．2．4 AD98

6、51工作原理10</p><p>　　2．2．5 控制方式10</p><p>　　2．3 AT89S52的功能特點11</p><p>　　2．3．1 AT89S52的基本特點12</p><p>　　2．3．2 AT89S52的引腳結(jié)構(gòu)和功能12</p><p>　　第三章AT89S52控

7、制AD9851的電路設計15</p><p>　　3．1 數(shù)據(jù)傳送控制電路15</p><p>　　3．1．1 控制電路的硬件連接16</p><p>　　3．1．2 控制電路的數(shù)據(jù)傳送過程16</p><p>　　3．2鍵盤控制電路16</p><p>　　3．2．1鍵盤電路設計方案17<

8、/p><p>　　3．2．2鍵盤電路的硬件設計18</p><p>　　3．2．3矩陣式鍵盤的工作過程19</p><p>　　3．3顯示電路19</p><p>　　3．3．1頻率顯示電路介紹19</p><p>　　3．3．2頻率顯示系統(tǒng)的設計20</p><p>　　3．3．3 AT

9、89S52和頻率顯示電路的連接21</p><p>　　第四章 AT89S52控制AD9851的程序設計24</p><p>　　4．1數(shù)據(jù)傳送控制電路的程序設計24</p><p>　　4．1．1數(shù)據(jù)傳送的C程序設計24</p><p>　　4．1．2．程序說明25</p><p>　　4．2鍵盤控制電路

10、的程序設計25</p><p>　　4．2．1鍵盤查詢程序設計25</p><p>　　4．2．2數(shù)字按鍵的子程序設計27</p><p>　　4．2．3小數(shù)點及其運算子程序的設計28</p><p>　　4．2．4頻率單位運算子程序的設計29</p><p>　　4．2．5頻率運算子程序的設計30<

11、/p><p>　　4．2．6相位運算子程序的設計30</p><p>　　4．2．7“刪除”和“清除”子程序的設計31</p><p>　　4．2．8“復位”子程序的設計32</p><p>　　4．3．顯示電路的程序設計32</p><p>　　4．3．1．頻率顯示子程序設計32</p><

12、p>　　4．3．2．“初顯”子程序的設計33</p><p>　　第五章 總結(jié)…………………………………………………………………...33</p><p>　　本文主要工作總結(jié)33</p><p>　　下一步的工作設想34</p><p>　　附錄一信號源接口電路設計34</p><p>　　附錄二

13、信號源電路的程序運行流程圖36</p><p>　　附錄三C語言運行程序37</p><p><b>　　第一章 緒論</b></p><p>　　隨著現(xiàn)代電子技術(shù)的發(fā)展，在通訊、雷達、宇航、電視廣播、遙控遙測和電子測量等使用領域，都需要在一個特定的頻率范圍內(nèi)使用一系列頻率信號。這時，信號的頻率和穩(wěn)定度就顯得尤為重要。這就直接導致了頻

14、率合成技術(shù)的發(fā)展。近年來，隨著直接數(shù)字頻率合成技術(shù)（Direct Digital Frequency Synthesis.簡稱DDS）的發(fā)展,這個問題已經(jīng)得到了有效的解決。</p><p>　　頻率合成技術(shù)是將一個（或多個）基準頻率變換成另一個（或多個）合乎質(zhì)量要求的所需頻率的技術(shù)。在通信、雷達、導航、電子偵察、干擾與抗干擾等眾多領域都有應用。隨著各種頻率合成器和頻率合成方案的出現(xiàn)，頻率合成技術(shù)得到了不斷的發(fā)展。

15、</p><p>　　1．1DDS技術(shù)概述</p><p>　　1971年3月美國學者J.Tierncy，C.M.Rader和B.Gold首次提出了直接數(shù)字頻率合成（DDS___Direct Digital Synthesis）技術(shù)。這是一種從相位概念出發(fā)直接合成所需要波形的新的全數(shù)字頻率合成技術(shù)。同傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)具有極高的頻率分辨率、極快的變頻速度，變頻相位連續(xù)、

16、相位噪聲低，易于功能擴展和全數(shù)字化便于集成，容易實現(xiàn)對輸出信號的多種調(diào)制等有點，滿足了現(xiàn)代電子系統(tǒng)的許多要求，因此得到了迅速的發(fā)展。</p><p>　　在頻率合成（FS，frequency synthetic）領域中，常用的頻率合成技術(shù)有模擬鎖相環(huán)、數(shù)字鎖相環(huán)、小樹分頻想換（fractional-NPLL Synthesis）等，直接數(shù)字合成(DDS)是今年來新的FS技術(shù)。單片集成的DDS產(chǎn)品是一種可代替鎖相環(huán)

17、的快速頻率合成器件。DDS是產(chǎn)生高精度、快速變換頻率、輸出波形失真小的優(yōu)先選用技術(shù)。DDS以穩(wěn)定度高的參考時鐘位參考源，通過精密的相位累加器和數(shù)字信號處理，通過高速D/A變換器產(chǎn)生所需的數(shù)字波形（通常是正弦波形），這個數(shù)字波經(jīng)過一個模擬濾波器后，得到最終的模擬信號波形。</p><p>　　DDS系統(tǒng)一個顯著的特點就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。除此之外，DDS的固有特性還有：相當好的頻率

18、和相位分辨率（頻率的可控范圍達uHz級，相位控制小于0.09°），能夠進行快速的信號變換（輸出DAC的轉(zhuǎn)換速率300百萬次/秒）。這些特性使DDS在軍事雷達和通信系統(tǒng)中應用日益廣泛。</p><p>　　其實，以前DDS價格昂貴、功耗大（達watt級）、DAC器件轉(zhuǎn)換速率不高，應用受到一定限制，因此只用于高端設備和軍事上。隨著數(shù)字技術(shù)和半導體工業(yè)的發(fā)展，DDS芯片嫩集成包括高速DAC器件在內(nèi)的部件，其功

19、耗也降低到mW級（AD9850在3.3v時功耗僅為155mW），功能增加了，價格便宜了。因此，DDS也獲得了廣泛的應用：現(xiàn)代電子器件、通信技術(shù)、無線、PCS/PCN系統(tǒng)、雷達、衛(wèi)星通信、醫(yī)學成像等領域。</p><p>　　1.2DDS的特點</p><p>　　輸出分辨率高：只要相位累加器的位寬足夠大，參考時鐘頻率足夠高，則分辨率可以很高，AD9850(參考時鐘頻率fc=125MH

20、z)的相位累加器為32位，分辨率0.03Hz；AD9830(參考時鐘頻率fc=50MHz)的相位累加器為32位，分辨率0.012Hz；AD9852(參考時鐘頻率fc=300MHz)的相位累加器為48位，分辨率。</p><p>　　輸出頻率變換時間短：整片DDS合成器的瀕臨變換時間主要是DDS的數(shù)字處理延遲，通常為幾十個ns（AD9850最小43ns）。</p><p>　　調(diào)頻范圍大：整

21、片的DDS合成器是不受穩(wěn)定性的影響的，在整個Nyquist頻率范圍內(nèi)是可調(diào)的。</p><p>　　相位噪聲低：由于數(shù)字正弦信號的相位與時間成線形關系，整片的DDS輸出的相位噪聲比它的參考時鐘源的相位噪聲小。</p><p>　　體積小、集成度高：整片的DDS封裝成小面積芯片，因而占板面積小得多。</p><p>　　功耗小：整片的DDS的功耗比早期的離散型DDS要

22、小，例如AD9850在3.3V功耗為155mW，以100MHz為參考時鐘，產(chǎn)生一個40MHz的信號。</p><p>　　設計方便：整片DDS包括了信號D/A變換器，在系統(tǒng)設計時易于實現(xiàn)，而且現(xiàn)在的DDS不再需要專門的射頻設計，簡單的數(shù)字控制減少了硬件的復雜性。</p><p>　　1.3選題的意義</p><p>　　在電子行業(yè)的基礎設施和制造等領域以及學校有

23、關電子領域的實驗設備中，函數(shù)發(fā)生器都是有效的通用儀器。它可以生成不同頻率和幅度的大量信號，用來評估新電路的運行情況，代替時鐘信號，對新產(chǎn)品進行制造測試，及用于許多其它用途。自第一部正弦波發(fā)生器問世以來，函數(shù)發(fā)生器的設計已經(jīng)發(fā)生了多次演進，在當前數(shù)字領域中，大多數(shù)新型函數(shù)發(fā)生器正采用直接數(shù)字合成(DDS)技術(shù)。DDS在大部分操作中使用數(shù)字電路，從而提供了數(shù)字操作擁有的許多優(yōu)勢。由于信號只在合成的最后階段轉(zhuǎn)換到模擬域中，如果在信號源的研制中

24、引用DDS技術(shù)會在多個方面降低了函數(shù)發(fā)生器的復雜度，提高了函數(shù)發(fā)生器的穩(wěn)定性。</p><p>　　DDS的主要優(yōu)點之一是輸出信號的頻率精度可以達到作為發(fā)生器參考信號使用的晶體控制振蕩器的水平。如果想實現(xiàn)更高的精度，也可以采用函數(shù)發(fā)生器本身的溫度補償晶體振蕩器產(chǎn)生。這些信號可以提供高于0.1PPM的頻率精度。在許多情況下，函數(shù)發(fā)生器還可以把頻率鎖定到外部實驗室頻率參考源上，從而生成超高精度的信號。在許多實驗室工作

25、臺上，另一部儀器如頻率計數(shù)器可以提供最精確的恒溫器控制的時鐘振蕩器，其輸出參考信號可以作為DDS函數(shù)發(fā)生器的參考信號使用。在其它高精度測量實驗室中，將通過在每個工作臺上探測10 MHz標準頻率參考信號，以實現(xiàn)這一目的。根據(jù)數(shù)字電路的特點，DDS電路可以鎖定在這一頻率，從而提供與參考標準一樣精確的信號。</p><p>　　DDS的第二個優(yōu)點與第一個優(yōu)點相關：DDS發(fā)生器可以生成非常高的頻率精度。DDS信號發(fā)生器的

26、數(shù)字電路可以實現(xiàn)與數(shù)字電路相同的頻率精度。如果DDS電路有一個48位計數(shù)器，它可以提供高達48位的頻率分辨率，而且目前，某些DDS合成器使用了位數(shù)更多及分辨率更高的計數(shù)器。這種高分辨率意味著使用DDS函數(shù)發(fā)生器能夠準確地生成希望的輸出頻率，同時這還意味著發(fā)生器可以非常精確地改變頻率。特別適合在通信、海量存儲和類似應用中評估定時電路。目前能夠生成幾十M H z、分辨率為1mHz的DDS發(fā)生器并不少見。由于DDS器件生成的所有的波形都是以數(shù)

27、字方式生成，因此函數(shù)發(fā)生器中的調(diào)制功能、掃描功能和突發(fā)生成功能都受到數(shù)字控制，并可以以非常高的精度進行設置。不僅可以精確地設置/改變頻率和定時，還可以精確地設置/改變相位和幅度。</p><p>　　DDS的第三個優(yōu)點是如果擁有RAM波形存儲器，那么DDS函數(shù)發(fā)生器可以重現(xiàn)幾乎任何波形。DDS發(fā)生器通過播放存儲器中存儲的波形來運行。如果存儲器是只讀存儲器，那么只能生成ROM中存儲的波形。一般來說，每個函數(shù)發(fā)生器中

28、都會內(nèi)置正弦波、方波、三角波和類似的波形。但是對于占空比為10%的方波，或?qū)ΨQ性為58%的三角波(而不是50%)，僅帶有只讀存儲器的DDS發(fā)生器則無法實現(xiàn)。不過如果DDS電路有存儲波形的RAM，那么控制器電路可以把任何波形寫入RAM，并通過合成器重放波形。</p><p>　　因此，研制開發(fā)DDS技術(shù)信號發(fā)生器的功能要遠遠超過傳統(tǒng)函數(shù)發(fā)生器。對稱性可變的波形現(xiàn)在已是標配功能，另外還可以內(nèi)置各種不常見的波形，如指數(shù)

29、上升和下降型波形或正弦脈沖型波形等。</p><p>　　把這種R A M概念再推進一步假設工程師需要測試獨有的某個特定波形，最新的函數(shù)發(fā)生器可以把客戶指定的波形加載到DDS引擎的RAM中，由合成器進行播放。這為函數(shù)發(fā)生器提供了生成任意波形的額外功能。這種功能特別有用，并能得到包括Matlab、MathCad、Excel和類似的軟件文件格式及示波器波形捕獲文件等多種波形讀取軟件的支持。</p>&l

30、t;p>　　這種頻率合成技術(shù)（DDS）具有頻率轉(zhuǎn)換速度快、頻率分辨率高、轉(zhuǎn)換頻率時間和相位連續(xù)以及可靈活產(chǎn)生多種信號等優(yōu)點，以AD9851為例，它的頻率分辨率可以達到0.04Hz，輸出頻率變換時間最小43ns。還具有體積小、控制靈活、即時的頻率轉(zhuǎn)換、成本低、功耗小等優(yōu)點。利用DDS合成的頻率源是目前很高級的技術(shù)，研制和開發(fā)基于DDS技術(shù)的信號源無論是在理論方面還是在實驗室設備更新改造方面都具有很重要的意義。</p>

31、<p>　　第二章DDS原理及其實現(xiàn)</p><p>　　頻率合成信號發(fā)生器是科研、通信系統(tǒng)、教學實驗以及各種電子測量技術(shù)中一種信號源。目前國內(nèi)低頻信號源通常采用電橋/振蕩器的方法，不受控、且精度比較差，一般穩(wěn)定性在10-4量級。近年來，由于高集成度的DDS頻率合成芯片的出現(xiàn)，使這方面的技術(shù)有了新的進展。本章著重對信號源設計中涉及的DDS技術(shù)原理及其實現(xiàn)的芯片AD9851和控制單片機AT89S52進行介

32、紹。</p><p>　　2．1DDS原理</p><p>　　直接數(shù)字頻率合成（DDS）是從相位概念出發(fā)直接合成所需波形的一種頻率技術(shù)。一個直接數(shù)字頻率合成器由相位累加器、加法器、波形儲存ROM、D/A轉(zhuǎn)換和低通濾波器（LPF）構(gòu)成。DDS的原理框圖如2-1圖所示：</p><p>　　圖2-1 DDS原理框圖</p><p>　　其

33、中K為頻率控制字、P為相位控制字、W為波形控制字、fC為參考時鐘頻率，N為相位累加器的字長。D為ROM數(shù)據(jù)位及D/A轉(zhuǎn)換器的字長。相位累加器在時鐘fC的控制下以步長K作累加，輸出的N位二進制碼與相位控制字P、波形控制字W相加后作為波形ROM的地址，對波形ROM進行尋址，波形ROM輸出D位的幅度碼S（n）經(jīng)D/A轉(zhuǎn)換器變成階梯波S（t），再經(jīng)過低通濾波器平滑后就可以得到合成的信號波形。合成的信號波形形狀取決于波形ROM中存儲的幅度碼，因此

34、用DDS可以產(chǎn)生任意波形。這里我們說明DDS實現(xiàn)正弦波的合成。</p><p><b>　　1．頻率預制與調(diào)節(jié)</b></p><p>　　K為頻率控制字，也叫相位增量。DDS方程為：，f0為輸出頻率，fc為時鐘頻率。當K=1時，DDS輸出最低頻率（也即頻率分辨率）為，而DDS的最大輸出頻率由Nyquist采樣定理決定，即fc/2，也就是說K的最大值為，因此只要N足夠

35、大，DDS可以得到很細的頻率間隔。要改變DDS的輸出頻率，只要改變頻率控制字即可。</p><p><b>　　2．累加器</b></p><p><b>　　圖2-2累加器框圖</b></p><p>　　相位累加器由N位加法器和N位寄存器級聯(lián)構(gòu)成。每來一個時鐘脈沖fc，加法器將頻率控制字K和寄存器輸出的累加相位數(shù)據(jù)相加

36、，再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。寄存器將加法器在上一個時鐘作用后產(chǎn)生的相位數(shù)據(jù)反饋到加法器的輸入端；以使加法器在下一個時鐘作用下繼續(xù)和頻率控制字進行相加。這樣，相位累加器在時鐘的作用下，進行相位累加。當相位累加器累加滿量時就會產(chǎn)生一次溢出，完成一個周期性的動作。</p><p>　　3．控制相位的加法器</p><p>　　通過改變相位控制字P可以控制輸出信號的相位參數(shù)。令相位加

37、法器的字長為N，當相位控制字由0躍變到P（P≠0）時，波形存儲器的輸入為相位累加器的輸出與相位控制字P之和，因而其輸出的幅度編碼相位會增加，從而使最后輸出的信號產(chǎn)生相移。</p><p>　　4．控制波形的加法器</p><p>　　通過改變波形控制字W可以控制輸出信號的波形。由于波形存儲器中的不同波形是分塊儲存的，所以當波形控制字改變時，波形存儲器的輸入為改變相位后的地址與波形控制字W（

38、波形地址）之和，從而使最后輸出的信號產(chǎn)生相移。</p><p><b>　　5．波形存儲器</b></p><p>　　用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址，進行波形的相位—幅值轉(zhuǎn)換，即可在給定的時間上確定輸出波形的抽樣幅值。N位的尋址ROM相當于把0°～360°的正弦信號離散成具有2N個樣值的序列，若波形ROM有D位數(shù)據(jù)位，則2N個樣值

39、的幅度以D位二進制數(shù)值固化在ROM中，按照地址的不同可以輸出相應的正弦信號的幅度。</p><p>　　相位—幅度變換原理如圖2-3所示：</p><p>　　圖2-3相位—幅度變換原理</p><p><b>　　6．D/A轉(zhuǎn)換器</b></p><p>　　D/A轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)化成模擬量。正弦幅

40、度量化序列S（n）經(jīng)D/A轉(zhuǎn)換后變成了包絡為正弦波的階梯波S（t）。需要注意的是，頻率合成器對D/A轉(zhuǎn)換器的分辨率有一定的要求，D/A轉(zhuǎn)換器的分辨率越高，合成的正弦波臺階就越多，輸出波形的精度也就越高。</p><p><b>　　7．低通濾波器</b></p><p>　　對D/A輸出的階梯波S（t）進行頻譜分析，可知S（t）中除主頻f0外，還存在分布在fc、2fc

41、……兩邊±f0處的非諧波分量，幅值包絡為辛格函數(shù)。因此，為了取出主頻f0，必須在D/A轉(zhuǎn)換器的輸出端接入截止頻率為fc/2的低通濾波器。</p><p>　　2．2 AD9851的功能特點</p><p>　　直接數(shù)字合成（DDS）是一種新的頻率合成技術(shù)和信號產(chǎn)生的方法。直接數(shù)字合成器具有超高速的頻率轉(zhuǎn)換時間，極高的頻率分辨率和較低的相位噪聲，在頻率改變與調(diào)頻時，DDS能夠

42、保持相位的連續(xù)，因此很容易實現(xiàn)頻率、相位和幅度調(diào)制。此外，DDS技術(shù)大部分是基于數(shù)字電路技術(shù)的，具有可編程控制的突出優(yōu)點。因此這種信號產(chǎn)生技術(shù)得到了越來越廣泛的應用，很多廠家已經(jīng)生產(chǎn)了DDS專用芯片，這種器件成為當今電子系統(tǒng)及設備中頻率源的首選器件。</p><p>　　DDS技術(shù)的主要優(yōu)點是：頻率分辨率高，以AD9851為例，它的頻率分辨率可以達到0.04Hz。還具有體積小、控制靈活、即時的頻率轉(zhuǎn)換、成本低、功

43、耗小等優(yōu)點。</p><p>　　2．2．1AD9851的內(nèi)部結(jié)構(gòu)</p><p>　　AD9851是AD公司采用先進的DDS技術(shù)生產(chǎn)的具有高集成度的DDS芯片，它是采用28腳SOP表面封裝的超大規(guī)模DDS集成芯片。它將32位相位累加器，正弦函數(shù)功能查詢表，D/A變換器以及調(diào)制、控制電路等集成到一起，它的時鐘頻率可達180MHz，輸出信號頻率可達70MHz，分辨率為0.04Hz。AD9

44、851為避免要求高速參考時鐘振蕩器，在其電路內(nèi)部結(jié)構(gòu)中設計了一個6倍的參考時鐘乘法器當系統(tǒng)時鐘為180MHz時，輸入?yún)⒖紩r鐘只需要30MHz即可。AD9851片內(nèi)高速比較器被設計成為能夠接受DAC外部濾波器的輸出，用以產(chǎn)生一個低抖動的輸出脈沖。頻率調(diào)制、控制和相位調(diào)制字可以采用串行或并行的方式輸入AD9851，并行方式由5組8位控制字反復送入，前8位控制輸出相位，6倍頻率，電源休眠和輸入方式，其余各位構(gòu)成32位頻率控制字，串行輸入以一個

45、40位的串行數(shù)據(jù)流經(jīng)過一個并行輸入總線輸入。AD9851運用了先進的CMOS技術(shù)，提供了在5V電源供電，以最大時鐘速度為180MHz只有555mW的功能。工作溫度范圍－40～＋85℃。</p><p>　　AD9851的內(nèi)部結(jié)構(gòu)圖如圖2-4所示：</p><p>　　圖2-4 AD9851內(nèi)部結(jié)構(gòu)圖</p><p>　　2．2．2AD9851的主要特性</

46、p><p>　　AD9851的主要特性如下：</p><p>　　1．單電源工作，工作電壓在+2.7～+5.25V之間；</p><p>　　2．工作溫度范圍-45～85℃；</p><p>　　3．低功耗，在180MHz系統(tǒng)時鐘下，功率為555mW。電源設置有休眠狀態(tài)，在該狀態(tài)下，功率為4mW；</p><p>　　4．

47、接口電路簡單，可用8位并行口或串行口直接輸入頻率、相位控制字；</p><p>　　5．內(nèi)含6倍頻參考時鐘乘法器，可避免對外部高速參考時鐘振蕩器的需求，減小了外部頻率源過高而可能產(chǎn)生的相位噪聲。</p><p>　　6．頻帶寬，正常輸出工作頻率范圍應為0～72MHz；</p><p>　　7．頻率分辨率高，其創(chuàng)新式高速DDS碼可接收32位調(diào)頻字，使得它在180MHz

48、系統(tǒng)時鐘下輸出頻率的精度可達0.04Hz；</p><p>　　8．相位可調(diào)，可接收來自單片機的5位頻率控制字；</p><p>　　9．內(nèi)置高性能的10b數(shù)模轉(zhuǎn)換器。</p><p>　　10．內(nèi)含一個高速比較器。</p><p>　　11．可以工作在掉電方式。</p><p>　　12．采用極小的28腳貼片式封裝。

49、</p><p>　　2．2．3AD9851的結(jié)構(gòu)功能</p><p>　　AD9851的引腳功能如圖2-5所示：</p><p>　　圖2-5 AD9851的功能引腳</p><p>　　1．D0~D7：8位數(shù)據(jù)輸入口，用來裝入32位頻率和8位相位控制字。D7位是最高位，同時作為40位串行數(shù)據(jù)輸入引腳。</p><p

50、>　　2．PGND：6倍參考時鐘乘法器接地端。</p><p>　　3．PVCC：6倍參考時鐘乘法器正電源電壓引腳。</p><p>　　4．W_CLK：字輸入時鐘端。上升沿異步裝入并行或串行的頻率/相位/控制字到40位輸入寄存器。</p><p>　　5．FQ_UD：頻率更新控制端。時鐘上升沿確定輸入信號有效。</p><p>　　6

51、．PEFCLOCK：參考時鐘輸入端。CMOS/TTL脈沖序列可直接或間接地加到6倍參考時鐘乘法器上，在直接方式中，輸入頻率即是系統(tǒng)時鐘；在6倍參考時鐘乘法器方式，系統(tǒng)時鐘為乘法器輸出。</p><p>　　7：A GND：模擬地。數(shù)模轉(zhuǎn)換器和高速比較器的模擬接地端。</p><p>　　8．A VDD：模擬電源，接＋5V電壓。數(shù)模轉(zhuǎn)換器和高速比較器的模擬電路正電壓端。</p>

52、<p>　　9．R SET：數(shù)模轉(zhuǎn)換器外部管腳。通過一個3.92kΩ的電阻接地。</p><p>　　10．VOU TN：負電平輸出端。內(nèi)部比較器的互補CMOS邏輯負電平輸出。</p><p>　　11．VOUTP：正電平輸出端。內(nèi)部比較器的互補CMOS邏輯正電平輸出。</p><p>　　12．VINN：負電平輸入端。內(nèi)部比較器的反向輸入端。</

53、p><p>　　13．VINP：正電平輸入端。內(nèi)部比較器的正向輸入端。</p><p>　　14．DACBP：數(shù)模轉(zhuǎn)換器的旁路連接端。</p><p>　　15．IOUT：內(nèi)部DAC互補輸出端。</p><p>　　16．IOUTB：與IOUT端具有相同特性的DAC互補輸出端。</p><p>　　17．RESET：主復位

54、端。高電平有效。</p><p>　　18．DVDD：數(shù)字電路的正電平輸入端。接＋5V電壓。</p><p>　　19．DGND：數(shù)字地。</p><p>　　2．2．4 AD9851工作原理</p><p>　　AD9851內(nèi)部的控制字寄存器首先寄存來自外部的頻率、相位控制字，相位累加器接受來自控制字寄存器的數(shù)據(jù)后決定最終輸出信號頻率和

55、相位的范圍和精度，經(jīng)過內(nèi)部D/A轉(zhuǎn)換器后，所得到的就是最終的數(shù)字合成信號。</p><p>　　圖2-6 AD9851的工作原理圖</p><p>　　如果相位累加器的位數(shù)為N，相位控制字的值為FN,頻率控制字的位數(shù)為M，頻率控制字的值為FM，系統(tǒng)外部參考時鐘頻率為30MHz，6倍參考時鐘倍乘器使能，那么經(jīng)過內(nèi)部6倍參考時鐘倍乘器后，可得到AD9851內(nèi)部工作時鐘FC為180MHz，此時最

56、終合成信號的相位由公式（2-1）來決定，合成信號的相位由公式（2-2）來決定。</p><p>　　F = FMFC/2N （2-1）</p><p>　　θ= 2ΠFN/2N （2-2）</p><p>　　2．2．5控制方式</p><p>　　頻率/相位控制字可通過微處理器以并行方式/串行方式輸入到AD9851，

57、其中最前面的8位分別為5位相位控制字，1位用于電源休眠（powerdown）控制，2位用于選擇工作方式，工作方式的選擇要謹慎，無論是并行還是串行，最好都寫成00，并行時的10、01和串行時的10、01、11都是工廠測試用的保留控制字，不慎使用可能導致難以預料的后果。剩余32位是頻率控制字，用來對頻率進行調(diào)制。</p><p>　　并行方式輸入控制字的時序圖如圖2-7所示（在圖中，TCD：頻率更新后參考時鐘延遲；T

58、DS：數(shù)據(jù)設置時間；TDH：數(shù)據(jù)裝入時間；TFH：頻率更新控制信號高電平有效時間；）通過8位總線D0～D7可將數(shù)據(jù)輸入到寄存器，在重復5次之后再在FQ_UD上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器（更新DDS輸出頻率和相位），同時把地址指針復位到第一個輸入寄存器。接著在W_CLK的上升沿裝入8位數(shù)據(jù)，并把指針指向下一個輸入寄存器，連續(xù)5個W_CLK上升沿后，W_CLK的邊沿就不再起作用，直到復位信號或FQ_UD，上升沿把

59、地址指針復位到第一個寄存器。40位的控制字各位的功能表2-8所示。</p><p>　　圖2-7并行方式的輸入控制字時序圖</p><p>　　圖2-8 控制字各位的功能表</p><p>　　2．3 AT89S52的功能特點</p><p>　　單片機的典型代表是Intel公司在80年代初研制出來的MCS—51系列單片機，MCS—5

60、1技術(shù)核心很快在我國得到廣泛的推廣應用，成為電子系統(tǒng)中最普遍的應用手段，并在工業(yè)控制、交通運輸、家用電器、儀器儀表等領域得到了大量應用成果。</p><p>　　隨著Intel公司把精力集中在CPU的生產(chǎn)上，并逐步放棄了單片機的生產(chǎn)，但是以MCS—51技術(shù)核心為主導的已成為許多生產(chǎn)廠家、電氣公司競相選用的對象并以此為基核，推出了許多與MCS—51有極好兼容性的CMOS單片機，同時增加了一些新的功能。例如ATMEL

61、公司推出的AT89S51單片機，就是采用了80C51內(nèi)核和Flash存儲器技術(shù)，并增加了ISP（In—System Program）功能。</p><p>　　ATMEL公司的技術(shù)優(yōu)勢在于Flash存儲器技術(shù)，將Flash與80C51內(nèi)核相結(jié)合，形成了Flash單片機AT89S系列。AT89S系列單片機和MCS—51系列單片機在內(nèi)部功能、引腳以及指令系統(tǒng)方面完全兼容。由于AT89S系列單片機繼承了MCS—51的原

62、有功能，內(nèi)部含有大容量的Flash存儲器，又增加了新的功能，如看門狗定時器WDT、ISP及SPI串行接口技術(shù)等，因此在電子產(chǎn)品開發(fā)及智能化儀器儀表中有著廣泛的應用，是目前取代MCS—51系列單片機的主流芯片之一。</p><p>　　2．3．1 AT89S52的基本特點</p><p>　　AT89S52是低功耗、高性能、采用CMOS工藝制作的8位單片機，其片內(nèi)具有8KB的可在線編

63、程的Flash存儲器。該單片機采用了ATMEL公司的高密度、非易失性存儲器技術(shù)，與工業(yè)標準型80C51單片機的指令系統(tǒng)和引腳完全兼容；片內(nèi)的Flash存儲器可在線重新編程，或使用通用的非易失性存儲器編程器；通用的8位CPU與在線可編程Flash集成在一塊芯片上，從而使AT89S52功能更加完善，應用更加靈活；具有較高的性能價格比，使其在嵌入式控制系統(tǒng)中有著廣泛的應用前景。</p><p>　　AT89S52單片機

64、單片機的功能特點：</p><p>　　1．片內(nèi)存儲器包括8KB的Flash，可在線編程，擦寫次數(shù)不少于1000次；</p><p>　　2．具有256字節(jié)的片內(nèi)RAM；</p><p>　　3．具有可編程的32根I/O口線（P0、P1、P2和P3）；</p><p>　　4．具有3個可編程的定時器T0、T1和T2；</p>&

65、lt;p>　　5．內(nèi)含兩個數(shù)據(jù)指針TPTR0和TPTR1；</p><p>　　6．中斷系統(tǒng)具有8個中斷源、6個中斷矢量、兩級優(yōu)先權(quán)的中斷結(jié)構(gòu)；</p><p>　　7．串行通信口是一個全雙工的UART串行口；</p><p>　　8．2種低功耗節(jié)電工作方式為空閑模式和掉電模式；</p><p>　　9．具有3級程序鎖定位；</p

66、><p>　　10．含有1個看門狗定時器；</p><p>　　11．具有斷電標志POF；</p><p>　　12．AT89S52的工作電源電壓為4.0～5.5V；</p><p>　　13．全靜電工作模式為0～3MHz；</p><p>　　14．與MCS—51系列單片機完全兼容。</p><p&g

67、t;　　與AT89S51/LS51單片機相比較，AT89S52主要增加了以下功能特點：</p><p>　　1．片內(nèi)程序存儲器由4KB增加到了8KB；</p><p>　　2．片內(nèi)RAM由128字節(jié)增加到了256字節(jié)；</p><p>　　3．片內(nèi)定時器由2個（T0和T1）增加到了3個（T0、T1和T2）；</p><p>　　4．中斷源由6

68、個增加到了8個。</p><p>　　2．3．2 AT89S52的引腳結(jié)構(gòu)和功能</p><p>　　AT89S52具有PDIP、PLCC和TQFP3種封裝形式。其PDIP封裝的引腳如2-9圖所示：</p><p>　　圖2-9 AT89S52的引腳結(jié)構(gòu)圖</p><p>　　P0口——8位、開漏極、雙向I/O口。</p>&l

69、t;p>　　當用作通用I/O口時，每個引腳可驅(qū)動8個TTL負載；當用作輸入時，每個端口首先置1。P0口也可用做訪問片外數(shù)據(jù)存儲器和程序存儲器時的第8位地址/數(shù)據(jù)總線的復位口，這種情況下，P0口內(nèi)含上拉電阻。</p><p>　　在Flash編程時，P0口輸入代碼數(shù)據(jù)；在Flash校驗時，P0口輸出代碼數(shù)據(jù)。在進行編程校驗時，需外接10KΩ的上拉電阻。</p><p>　　P1口——8

70、位、雙向I/O口，內(nèi)含上拉電阻。</p><p>　　P1口為用戶使用的通用I/O口，每個引腳可驅(qū)動4個TTL負載。當用作輸入時，每個端口首先置1。</p><p>　　P1.0和P1.1引腳也可用作定時器2的外部計數(shù)器輸入(P1.0/T2)和觸發(fā)器輸入(P1.1/T2EX)。</p><p>　　在編程和校驗期間，P1口可輸入低字節(jié)地址。</p>&

71、lt;p>　　P2口——8位、雙向I/O口，內(nèi)部具有上拉電阻。</p><p>　　P2口為可用作通用I/O口，每個引腳可驅(qū)動4個TTL負載。對P2口各位寫入1，可作為輸入，每個引腳由外部負載拉為低電平時，經(jīng)由內(nèi)部上拉電阻向外輸出電流。</p><p>　　在訪問16位地址的外部程序存儲器和外部數(shù)據(jù)存儲器是P2口提供高8位地址。用MOVX@DPTR類指令訪問外部數(shù)據(jù)存儲器時，P2口為

72、高8位地址（即PCH）；用MOVX@R0和MOVX@R1類指令訪問外部數(shù)據(jù)存儲器時，P2口上的內(nèi)容是SFR P2的內(nèi)容。在編程和校驗時，P2口接收地址線的高位和一些控制信號。</p><p>　　4．P3口——8位、雙向I/O口，內(nèi)部含有上拉電阻。</p><p>　　P3口為可用作通用I/O口，每個引腳可驅(qū)動4個TTL負載。當用作輸入時，先將P3口各位置1，若外部負載將P3口拉低，則經(jīng)過

73、上拉電阻向外輸出電流。</p><p>　　在編程和校驗時，P3口接收某些控制信號。</p><p>　　P3口還具有替代功能如圖2-10所示：</p><p>　　圖2-10 P3口替代功能</p><p>　?。?）——地址鎖存允許/編程脈沖輸入。</p><p>　　在訪問外部程序存儲器和外部數(shù)據(jù)存儲器時，該引

74、腳輸出一個地址鎖存脈沖ALE，其下降沿可將低8位地址鎖存于片外地址鎖存器中。</p><p>　　在編程中，向該引腳輸入一個編程負脈沖。</p><p>　　在正常操作時，該引腳輸出恒定頻率脈沖信號ALE，其頻率為晶振頻率的1/6。應注意，每訪問一次片外RAM時，便會丟失一個ALE脈沖。</p><p>　?。?）外部程序存儲器讀選通，低電平有效。</p>

75、;<p>　　當AT89S52執(zhí)行片外程序存儲器的指令代碼時。在每個機器周期內(nèi)兩次有效。在訪問外部數(shù)據(jù)存儲器時，無效。</p><p>　?。?）——片外程序存儲器訪問允許。</p><p>　　如果接地，則單片機只執(zhí)行外部程序存儲器的指令，地址為0000H～FFFFH。</p><p>　　如果接VCC，則單片機執(zhí)行片內(nèi)程序存儲器的指令（0000H～

76、1FFFH）；</p><p>　　如果需要，可自動轉(zhuǎn)到執(zhí)行片外程序存儲器中的指令（2000H～FFFFH）。</p><p>　　在Flash編程時，該因腳可連接12V的編程電壓VPP。</p><p>　?。?）XTAL1和XTAL2——XTAL1是片內(nèi)振蕩器反相放大器和時鐘發(fā)生器的輸入端，XTAL2是片內(nèi)振蕩器反相放大器的輸出端。</p><

77、;p>　　AT89S52的振蕩器有兩種組成方式：片內(nèi)振蕩器和片外振蕩器。</p><p>　　片內(nèi)振蕩器的組成方式如圖（2-11a）所示，外接晶體諧振器或陶瓷諧振器。</p><p>　　片外振蕩器的組成方式如圖（2-11b）所示，XTAL1是外部時鐘信號的輸入端，XTAL2可懸空。由于外部時鐘信號經(jīng)過一個2分頻的觸發(fā)器才進入片內(nèi)時鐘電路，因此對外部時鐘信號的占空比沒有嚴格要求，但高

78、、低電平的時間寬度應不小于20n s。</p><p>　　圖2-11 AT89S52的振蕩方式圖</p><p>　　第三章AT89S52控制AD9851的電路設計</p><p>　　AD9851的數(shù)據(jù)可直接與多種單片機相連，本文采用的單片機為ATMEL公司的AT89S52，圖3-1為AT89S52和AD9851的接口框圖。AT89S52是一個低功耗，高性能C

79、MOS 8位單片機，片內(nèi)含8k Bytes ISP(In-system programmable)的可反復擦寫1000次的Flash只讀程序存儲器，器件采用ATMEL公司的高密度、非易失性存儲技術(shù)制造，兼容標準MCS-51指令系統(tǒng)及80C51引腳結(jié)構(gòu)，芯片內(nèi)集成了通用8位中央處理器和ISP Flash存儲單元。</p><p>　　圖3—1 AT89S52和AD9851的接口電路圖</p><

80、p>　　3．1 數(shù)據(jù)傳送控制電路</p><p>　　數(shù)據(jù)傳送控制電路的主要功能是將AD9851所需要的40位頻率/相位控制字可通過AT89S52微處理器以并行方式或串行方式輸入到AD9851的控制字寄存器，根據(jù)電路設計的整體思路和資源配置，這個電路可采用并行輸入方式為AD9851輸送40位頻率/相位控制字；又由AD9851并行方式輸入控制字的時序邏輯關系（如圖2-7），AD9851的8腳（FQ_UD—

81、頻率更新控制端）、7腳（W_CLK—字輸入時鐘端）和22腳（RESET—主復位端）也必須由AT89S52微處理器的I/O口控制。</p><p>　　3．1．1 控制電路的硬件連接</p><p>　　控制電路的硬件連接如圖3—1所示。</p><p>　　40位頻率/相位控制字（如上一章表2-1所示用W0、W1、W2、W3和W4表示）是AT89S52的P0口的

82、8個引腳（P0.0～P0.7）分別和AD9851的8位數(shù)據(jù)輸入端口(D0~D7)相連，由AT89S52經(jīng)P0口分5次傳送；</p><p>　　AD9851的7腳（W_CLK，字輸入時鐘端）和AT89S52 P2口的引腳P2.0相連，由AT89S52經(jīng)P2.0引腳控制AD9851數(shù)據(jù)傳送的字輸入時鐘信號（W_CLK）。</p><p>　　AD9851的8腳（FQ_UD—頻率更新控制端）和

83、AT89S52 P2口的引腳P2.1相連，AT89S52經(jīng)P2.1引腳控制AD9851數(shù)據(jù)傳送的頻率更新信號（FQ_UD）。</p><p>　　AD9851的22腳（RESET—主復位端）和AT89S52 P2口的引腳P2.7相連，由AT89S52經(jīng)P2.7引腳控制AD9851的主復位端信號（RESET，當RESET為1時，清除AD9851的頻率/相位控制字寄存器的所有數(shù)據(jù)為0）。</p><

84、;p>　　3．1．2控制電路的數(shù)據(jù)傳送過程</p><p>　　AD9851需要的40位頻率/相位控制字（W0、W1、W2、W3和W4）首先存放在AT89S52內(nèi)部指定的5個8位存儲器中。</p><p>　　在40位頻率/相位控制字（W0、W1、W2、W3和W4）傳送之前，首先將AT89S52的P2.0引腳、P2.1引腳和P2.7引腳全部置為低電平“0”，即是AD9851的W_

85、CLK（字輸入時鐘端）和FQ_UD（頻率更新控制端）引腳首先為“0”，準備傳送40位頻率/相位控制字；而P2.7引腳置為低電平“0”，是因為AD9851的22腳（RESET—主復位端）高電平有效，當為“1”時會清除數(shù)據(jù)寄存器的所有數(shù)據(jù)為“0”。</p><p>　　AT89S52把W0數(shù)據(jù)輸送到P0口，這樣AD9851的8個數(shù)據(jù)輸入端（D0～D7）的數(shù)值為W0，然后將AT89S52的P2.0引腳電壓置為高電平“1

86、”，再將AT89S52的P2.0引腳電壓置為低電平“0”，模擬成圖2-7所示的一個字輸入時鐘脈沖（W_CLK），經(jīng)過這個脈沖之后W0的數(shù)值就進入了AD9851的數(shù)據(jù)輸入寄存器（40位）。</p><p>　　AT89S52把W1數(shù)據(jù)輸送到P0口，將AT89S52的P2.0引腳電壓置為高電平“1”，然后再將AT89S52的P2.0引腳電壓置為低電平“0”，W1的數(shù)值就進入了AD9851的數(shù)據(jù)輸入寄存器（40位）。&

87、lt;/p><p>　　如此重復5次，W0～W4五組數(shù)據(jù)全部進入了AD9851的數(shù)據(jù)輸入寄存器。這時再將AT89S52的P2.1引腳電壓置為高電平“1”，模擬成圖2-7所示的一個頻率更新控制信號脈沖（FQ_UD），經(jīng)過這個脈沖之后W0～W4五組數(shù)據(jù)經(jīng)數(shù)據(jù)輸入寄存器進入頻率/相位寄存器，刷新頻率/相位寄存器中原有的值，并由AD9851的21腳輸出由W0～W4決定頻率和相位的正弦波。</p><p&g

88、t;<b>　　3．2鍵盤控制電路</b></p><p>　　在過程控制和智能化儀器儀表中，通常是用微機控制器進行實時控制和數(shù)據(jù)處理的，為實現(xiàn)人機對話。鍵盤是必不可少的功能配置。利用按鍵可以實現(xiàn)向單片機輸入數(shù)據(jù)、傳送命令、功能切換等，是人工干預單片微機系統(tǒng)的主要手段。</p><p>　　鍵盤可分為獨立式鍵盤和矩陣式鍵盤。</p><p>　

89、　獨立式鍵盤是最簡單的鍵盤電路，各個鍵相互獨立，每個按鍵獨立地與一根數(shù)據(jù)輸入線相連接。這種鍵盤的優(yōu)點是結(jié)構(gòu)簡單、使用方便，但隨著按鍵數(shù)量的增加所占用的I/O口線也增加。在使用按鍵數(shù)量不多的單片微機中，常使用這種獨立式鍵盤。</p><p>　　矩陣式鍵盤的連接電路如圖3-2所示，若有四根行線、四根列線，則構(gòu)成4╳4矩陣鍵盤，最多可定義16個按鍵功能。</p><p>　　圖3-2矩陣式鍵盤

90、圖</p><p>　　3．2．1鍵盤電路設計方案</p><p>　　在AT89S52控制AD9851的電路設計系統(tǒng)中，由于需要輸入頻率數(shù)值和相位數(shù)值，同時需要當輸入出錯時的糾正、刪除等按鍵功能，所以至少需要二十幾個按鍵功能，現(xiàn)將需要的按鍵功能說明如下：</p><p>　　1．當按“數(shù)字鍵”（數(shù)字鍵包括0、1、2、3、4、5、6、7、8、9、小數(shù)點）時，將按下的

91、數(shù)值暫存在AT89S52微處理器指定的存儲器中（數(shù)字鍵值存儲單元）。同時使“頻率顯示”電路工作，顯示按下的“鍵值”。</p><p>　　2．按“相位”鍵時，將AT89S52中存儲的數(shù)據(jù)（頻率值存儲單元）按相位運算格式（公式2-2）運算，轉(zhuǎn)換成二進制數(shù)值(5位)后，將處理后的數(shù)據(jù)放入AT89S52中指定相位值存儲單元，并將數(shù)據(jù)（數(shù)字鍵值）存儲單元數(shù)據(jù)“清零”。同時使“頻率顯示”為“0”（清除顯示的按鍵值）。<

92、;/p><p>　　3．按“頻率”鍵時，將AT89S52中存儲的頻率數(shù)據(jù)（頻率值存儲單元）按頻率運算格式（公式2-1）運算，轉(zhuǎn)換成二進制數(shù)值后，將處理后的數(shù)據(jù)放入AT89S52中指定的頻率值存儲單元中，并將數(shù)據(jù)（數(shù)字鍵值）存儲單元數(shù)據(jù)“清零”。同時使“頻率顯示”為“0”（清除顯示的按鍵值）。</p><p>　　4．按“Hz”鍵時，將AT89S52中存儲的頻率數(shù)據(jù)（數(shù)字鍵值存儲單元）按“Hz”

93、運算格式（╳1）運算，轉(zhuǎn)換成二進制數(shù)值后，將處理后的數(shù)據(jù)放入AT89S52中指定頻率值存儲單元，并將數(shù)據(jù)（數(shù)字鍵值）存儲單元數(shù)據(jù)“清零”。同時使“Hz顯示燈”為“亮”。</p><p>　　5．按“KHz”鍵時，將AT89S52中存儲的頻率數(shù)據(jù)（數(shù)字鍵值存儲單元）按“KHz”運算格式（╳1000）運算，轉(zhuǎn)換成二進制數(shù)值后，將處理后的數(shù)據(jù)放入AT89S52中指定頻率值存儲單元，并將數(shù)據(jù)（數(shù)字鍵值）存儲單元數(shù)據(jù)“清零

94、”。同時使“KHz顯示燈”為“亮”。</p><p>　　6．按“MHz”鍵時，將AT89S52中存儲的頻率數(shù)據(jù)（數(shù)字鍵值存儲單元）按“MHz”運算格式（╳1000，000）運算，轉(zhuǎn)換成二進制數(shù)值后，將處理后的數(shù)據(jù)放入AT89S52中指定頻率值存儲單元，并將數(shù)據(jù)（數(shù)字鍵值）存儲單元數(shù)據(jù)“清零”。同時使“MHz顯示燈”為“亮”。</p><p>　　7．按“Del”鍵時，將AT89S52中存

95、儲的數(shù)據(jù)（數(shù)字鍵值存儲單元）中最近輸入的存儲單元數(shù)據(jù)“清零”。并將“頻率顯示”刷新。</p><p>　　8．按“Clear”鍵時，將AT89S52中存儲的數(shù)據(jù)（數(shù)字鍵值存儲單元、相位值存儲單元、頻率值存儲單元和相位值存儲單元）全部“清零”，同時使“頻率顯示”為0。使“Hz、KHz、MHz”顯示燈為“0”（滅）。</p><p>　　9．按“RESET”鍵時，將AT89S52中存儲的數(shù)據(jù)（

96、數(shù)字鍵值存儲單元、相位值存儲單元、頻率值存儲單元和頻率格式存儲單元）全部“清零”，并發(fā)送到“AD9851”，使AD9851輸出頻率為“0”。同時使“頻率顯示”為“0”，使“Hz、KHz、MHz顯示燈”為“滅”。</p><p>　　10．按“OK”鍵時，將“相位值存儲單元”、“頻率格式存儲單元”數(shù)據(jù)發(fā)送到“AD9851”。同時使“頻率顯示”電路工作。</p><p>　　11．按“6倍頻”

97、鍵時，將相位值存儲單元數(shù)據(jù)“加1”（XXXXX001），仍然存儲在相位值存儲單元。</p><p>　　其中：如果在輸入數(shù)值過程中，有“小數(shù)點”鍵被按下，那么AT89S52中存儲的數(shù)據(jù)（數(shù)字鍵值存儲單元）將按“小數(shù)點”鍵被按下的先后次序進行十進制運算，將運算的結(jié)果繼續(xù)存儲在數(shù)字鍵值存儲單元中。</p><p>　　3．2．2鍵盤電路的硬件設計</p><p>　　根

98、據(jù)鍵盤電路設計方案中的按鍵功能分配，按鍵輸入電路至少需要21個按鍵，因此由AT89S52和AD9851組成的程控信號源電路設計的I/O口分配情況，可選擇4╳8的矩陣式鍵盤輸入方式（如圖3-3所示）。</p><p>　　圖3-3 4╳8的矩陣式鍵盤的硬件連接圖</p><p>　　把AT89S52的I/O口中P3.4～P3.7四個引腳作為矩陣式鍵盤的四個行線輸入口,把I/O口中P1.0～

99、P1.7八個引腳作為矩陣式鍵盤的八個列線輸出口,四個行線的另一端經(jīng)過一個4╳10KΩ的阻排連接+5V電源。</p><p>　　3．2．3矩陣式鍵盤的工作過程</p><p>　　鍵盤的工作方式采用程控鍵掃描方式進行控制：CPU的控制一旦進入鍵掃描監(jiān)控程序，將反復不斷地掃描鍵盤，等待輸入命令或數(shù)據(jù)。</p><p>　　鍵掃描的工作過程如下：</p>

100、<p>　　1．判斷是否有鍵被按下：</p><p>　　CPU先通過輸出口使所有列線輸出為低電平“0”，然后從行線輸入口讀入所有4根行線的狀態(tài)電平。若4根行線狀態(tài)都為高電平“1”，則說明沒有鍵被按下，若4根行線中有低電平“0”，則表明有鍵被按下（并能判斷被按下的鍵在那一行）。</p><p><b>　　2．判斷按鍵位置：</b></p>&

101、lt;p>　　CPU通過列輸出口使8個列線從低位到高位依次由高電平變低電平輸出（8個列線的狀態(tài)電平依次為11111110、11111101、11111011……），每次均讀入行線的狀態(tài)電平，以確定哪條行線為“0”狀態(tài)。由行、列線的狀態(tài)就可判斷是哪一個鍵被按下（行列交叉點處）。</p><p>　　當判斷出是哪一個鍵被按下后，程序轉(zhuǎn)入相應的按鍵處理子程序，完成響應的任務功能。</p><p

102、><b>　　3．3顯示電路</b></p><p>　　鍵盤和LED（Light Emitting Diode）顯示器是單片機應用系統(tǒng)中實現(xiàn)人機話的一種基本方式。</p><p>　　發(fā)光二極管一般為砷化鎵半導體二極管，在發(fā)光二極管兩端加上正向電壓則發(fā)光二極管發(fā)光。而數(shù)碼管LED是由若干發(fā)光二極管組合而成的，一般的“8”字型LED由“a、b、c、d、e、f、g

103、、dp”8個發(fā)光二極管組成，每個發(fā)光二極管稱為一個字段。</p><p>　　3．3．1頻率顯示電路介紹</p><p>　　七段LED有共陰極和共陽極兩種結(jié)構(gòu)形式，它的顯示電路一般分為靜態(tài)顯示和動態(tài)顯示兩類。</p><p><b>　?。?）靜態(tài)顯示電路</b></p><p>　　LED顯示器工作在靜態(tài)時，其公共陽

104、極（或陰極）接Vcc（或GND），一直處于顯示有效狀態(tài)，所以每一位的顯示內(nèi)容必須由鎖存器加以鎖存，顯示各位相互獨立。</p><p>　　靜態(tài)顯示時，LED的亮度高、控制容易、但功耗大、所需口線多。若顯示位數(shù)增多，則靜態(tài)顯示方式很難適應，一般需要采用動態(tài)顯示方式。</p><p><b>　　（2）動態(tài)顯示電路</b></p><p>　　對于

105、動態(tài)顯示，一般將所有位的段選線的同名端連在一起，由一個8位I/O口控制，形成段選線的多位復用。而各位的公共陽極或公共陰極則分別由相應的I/O口線控制，實現(xiàn)各位形成段的分時選通，即同一時刻只有被選通位是能顯示相應的字符，而其他所有位都是熄滅的。由于人眼有視覺暫留現(xiàn)象，只要每位顯示間隔足夠短，則會造成多位同時點亮的假象。這就需要單片機不斷地對顯示進行控制，犧牲單片微機的CPU時間來換取元器件的減少和顯示功率的降低。動態(tài)顯示電路如圖3-4所示

106、。</p><p>　　圖3-4動態(tài)顯示電路</p><p>　　工作過程：將字形代碼送入字形鎖存器鎖存，這時所有的顯示塊都有可能顯示同樣的字符；再將需要顯示的位置代碼送入字位鎖存器鎖存。為防止閃爍，每位顯示時間在1～2ms，然后再顯示另一位，CPU需要不斷地進行顯示刷新。</p><p>　　本節(jié)主要介紹在AT89S52和AD9851組成的程控信號源電路中頻率顯示

107、系統(tǒng)的接口方法和工作原理。</p><p>　　3．3．2頻率顯示系統(tǒng)的設計</p><p>　　在由AT89S52和AD9851組成的程控信號源電路中，頻率顯示電路的設計主要是由6個數(shù)碼管、移位寄存器（74HC164）、和3個LED指示燈組成。如圖3-5所示。</p><p>　　圖3-5頻率顯示電路設計</p><p>　　74HC164

108、是8位串行輸入并行輸出的移位寄存器（如圖3-6所示），A、B為串行數(shù)據(jù)輸入端，QA～QH為并行數(shù)據(jù)輸出端，CLK為同步時鐘輸入端，CLR為清除端。要注意數(shù)據(jù)輸入和輸出的順序。輸出的N個數(shù)據(jù)Data1～DataN，Data1在最遠端；輸出的8╳N個數(shù)位，低位在先，高位在后，輸出一幀后QH端為D0，QA端為D7，D0為下一個移位寄存器的級聯(lián)數(shù)據(jù)輸入端。</p><p>　　圖3-6 74HC164管腳圖</p&

109、gt;<p>　　圖3-5頻率顯示電路用的串行輸入并行輸出的移位寄存器74HC164，每接一片74HC164可擴展一個8位并行輸出口，可以作為LED顯示器的8根段選線。在AT89S52和AD9851組成的程控信號源電路中的頻率顯示由6個數(shù)碼管組成，因此由6個移位寄存器級聯(lián)在一起，最左邊74HC164的QH端同時作為下一級移位寄存器串行數(shù)據(jù)輸入端（A、B）的數(shù)據(jù)輸入端，以此類推，逐次遞進，完成一個6╳8位的串行輸入、6╳8位

110、的并行輸出的頻率數(shù)據(jù)顯示系統(tǒng)。</p><p>　　3．3．3 AT89S52和頻率顯示電路的連接</p><p>　　在圖3-5中，最左邊74HC164的數(shù)據(jù)輸入端的數(shù)據(jù)是由AT89S52的P3.0引腳模擬串行輸出數(shù)據(jù)的。而所有74HC164的同步時鐘輸入端(CLK)連在一起統(tǒng)一由AT89S52的P3.1引腳模擬時鐘信號輸入。由圖可看出，頻率顯示是靜態(tài)顯示電路原理設計，由AT89S52的