datapath)和控制單元

1、,第四章,MARIE: 簡(jiǎn)易型電腦,2,第四章 教學(xué)目的,學(xué)習(xí)現(xiàn)今電腦的一些基本組成元件.能夠說(shuō)明這些基本元件對(duì)程式執(zhí)行的影響.了解本書(shū)所提供的簡(jiǎn)易型架構(gòu), 以及此架構(gòu)跟真正電腦的差別.知道程式如何起運(yùn)作.,3,4.1 簡(jiǎn)介,第一章介紹了電腦系統(tǒng)的基本概念.在第二章中, 我們討論了不同的電腦系統(tǒng)是如何儲(chǔ)存和處理資料的.第三章描述了數(shù)位電路的基本元件.有了這些基礎(chǔ)以後, 現(xiàn)在我們知道了電腦的元件是如何運(yùn)行, 以及它們是如何配

2、合來(lái)讓電腦系統(tǒng)為我們所用.,4,4.1 簡(jiǎn)介,電腦的CPU會(huì)擷取, 解碼, 執(zhí)行程式指令.CPU的二個(gè)主要部份為資料路徑(datapath)和 控制單元(control unit)datapath 是由算術(shù)邏輯單元(arithmetic-logic unit)和儲(chǔ)存單元(storage units (registers))所組成, 它們之間是由資料匯流排所連接, 同時(shí)也連接主記憶體. CPU中的元件透過(guò)控制單元的信號(hào)來(lái)產(chǎn)生對(duì)應(yīng)的

3、動(dòng)作.,5,4.1 簡(jiǎn)介,暫存器內(nèi)的資料可供CPU存取.暫存器可以用D 型正反器來(lái)製作.32-bit的暫存器需要 32 個(gè)D型正反器.算術(shù)邏輯單元負(fù)責(zé)執(zhí)行 (ALU) 控制單元指定的邏輯和算術(shù)運(yùn)算.控制單元根據(jù)程式計(jì)數(shù)暫存器和狀態(tài)暫存器來(lái)決定要發(fā)出怎麼樣的控制信號(hào).,6,4.1 簡(jiǎn)介,CPU會(huì)藉由資料匯流排來(lái)和其它系統(tǒng)共享資料.匯流排是一組導(dǎo)線(xiàn), 每一導(dǎo)線(xiàn)同一時(shí)間可以傳輸一個(gè)bit.通常電腦系統(tǒng)的匯流排有二種: 點(diǎn)對(duì)點(diǎn) (p

4、oint-to-point) 以及多點(diǎn) (multipoint).,這是一個(gè) point-to-point 匯流排組態(tài):,7,匯流排是由資料線(xiàn), 控制線(xiàn), 以及位址線(xiàn).控制線(xiàn)會(huì)在資料線(xiàn)從某裝置傳送資料到另一裝置時(shí), 控制資料流的方向, 並且控制何時(shí)那個(gè)裝置能存取匯流排.位址線(xiàn)會(huì)決定資料的來(lái)源或目的位置.,4.1 簡(jiǎn)介,下張投影片會(huì)介紹匯流排組態(tài)的模型.,8,4.1 簡(jiǎn)介,9,下面是一個(gè)多點(diǎn)匯流排.因?yàn)槎帱c(diǎn)匯流排是資源共享的方式,

5、所以要透過(guò)協(xié)定來(lái)控制存取的權(quán)力, 這是建置在硬體內(nèi)的.,4.1 簡(jiǎn)介,10,4.1 簡(jiǎn)介,自測(cè)分散式 (Distributed using self-detection): 裝置間自己決定誰(shuí)可以拿到匯流排使用權(quán).碰撞偵測(cè)分散式(Distributed using collision-detection): 任何裝置都可提出使用需求. 如果資料發(fā)生碰撞, 就重新再試一次.,菊鏈(Daisy chain): 使用權(quán)是從高優(yōu)先權(quán)傳到低優(yōu)先

6、權(quán)的裝置.集中平行式(Centralized parallel): 每個(gè)裝置直接連接到仲裁電路.,在主-從式組態(tài)中, 會(huì)有超過(guò)一個(gè)的匯流排主控者, 這時(shí)需要一個(gè)仲裁來(lái)決定那個(gè)裝置可以使用匯流排.匯流排仲裁有四種主要的分類(lèi):,11,4.1 簡(jiǎn)介,每一部電腦至少都有一個(gè)用來(lái)維持其元件之間同步的時(shí)脈.每次資料搬移或計(jì)算都要固定的時(shí)脈週期數(shù).時(shí)脈頻率是以megahertz或gigahertz計(jì)算, 它決定了所有運(yùn)算的速度快慢.時(shí)脈週期

7、時(shí)間是時(shí)脈頻率的倒數(shù).800 MHz 的時(shí)脈其時(shí)脈週期為 1.25 ns.,12,4.1 簡(jiǎn)介,時(shí)脈速度和CPU的效能不能混為一談.一個(gè)程式執(zhí)行所需的CPU time 為:我們可以看到, 當(dāng)我們減少程式的指令個(gè)數(shù), 每個(gè)指令的週期數(shù)目, 或是時(shí)脈週期的長(zhǎng)度, 都可以增進(jìn)CPU的產(chǎn)能.,我們會(huì)在後面的章節(jié)回過(guò)頭來(lái)探討這個(gè)問(wèn)題.,13,4.1 簡(jiǎn)介,電腦會(huì)透過(guò)輸出入(I/O)子系統(tǒng)和外界溝通.I/O 裝置會(huì)經(jīng)由不同的介面和CPU

8、連接.I/O 可以是記憶體映射(memory-mapped)– 就是說(shuō)可以將I/O裝置視為主記憶體一樣.或是可以將 I/O 視為指令導(dǎo)向方式(instruction-based), 那 CPU 就會(huì)有特殊的I/O 指令集.,我們會(huì)在第七章學(xué)習(xí)I/O的細(xì)節(jié).,14,4.1 簡(jiǎn)介,電腦的記憶體是由一個(gè)線(xiàn)性的可定址儲(chǔ)存空間所組成, 有點(diǎn)類(lèi)似暫存器.記憶體可以是byte-addressable, 或 word-addressable, 一

9、個(gè) word 通常由二或多個(gè) bytes所組成.記憶體是由RAM晶片所構(gòu)成, 通常會(huì)說(shuō)成length ? width.如果某記憶體的word大小是 16 bits, 那一個(gè) 4M ? 16 的RAM晶片就有 4 百萬(wàn)個(gè)16-bit 大小的記憶體空間.,15,4.1 簡(jiǎn)介,電腦要如何存取某特定的記憶體空間呢?我們可看出 4M 可以表示成 2 2 ? 2 20 = 2 22 個(gè)字組.記憶體的位置可以從0 編號(hào)到2 22 -1.因此

10、, 這個(gè)系統(tǒng)的記憶體匯流排至少要22條 address位址線(xiàn).位址線(xiàn)以二進(jìn)制從0 “數(shù)到” 222 - 1. 每條線(xiàn)不是 “on” 就是 “off”, 這樣就可以指出所要的記憶體元素.,16,4.1 簡(jiǎn)介,實(shí)體記憶體通常會(huì)使用超過(guò)一個(gè)RAM晶片.當(dāng)記憶體位址是以bank交錯(cuò)在不同晶片上的方式來(lái)組織時(shí), 存取會(huì)比較有效率在low-order交錯(cuò)方式中, 位址的low order bits 是用來(lái)選擇那個(gè)bank.因此, 在high

11、-order交錯(cuò)方式中, 位址的high order bits 就是用來(lái)指出是那個(gè)bank.,下一張投影片會(huì)介紹這二種方法.,17,4.1 簡(jiǎn)介,Low-Order 交錯(cuò),High-Order 交錯(cuò),18,4.1 簡(jiǎn)介,當(dāng)有一個(gè)高優(yōu)先權(quán)的事件發(fā)生時(shí), 一般程式的執(zhí)行會(huì)被停止. CPU會(huì)透過(guò)中斷來(lái)轉(zhuǎn)移到某個(gè)事件.中斷可以是I/O請(qǐng)求, 算術(shù)錯(cuò)誤 (像是除0), 或是執(zhí)行到一個(gè)未定義的指令.每個(gè)中斷都有相對(duì)應(yīng)的處理程序, 它會(huì)告訴CPU

12、該如何處理所發(fā)生的中斷. 不可遮罩中斷有高優(yōu)先權(quán), 不可被忽略.,19,4.2 MARIE,我們現(xiàn)在要用一個(gè)簡(jiǎn)易型的電腦將之前討論的一些觀念作個(gè)整理.這部電腦名為 the Machine Architecture that is Really Intuitive and Easy, MARIE的用途只是用來(lái)介紹電腦系統(tǒng)的基本概念.雖然這個(gè)系統(tǒng)很簡(jiǎn)單, 但是它有助於更深入的去了解一些更複雜的系統(tǒng)架構(gòu).,20,4.2 MARIE,MA

13、RIE 架構(gòu)有下列特性:二進(jìn)制, 2補(bǔ)數(shù)的資料表示.內(nèi)儲(chǔ)程式, 指令和資料字組長(zhǎng)度固定.4K words的word-addressable 主記憶體.16-bit 資料字組.16-bit 指令, 4 位元的 opcode 和 12 位元的位址16-bit 算術(shù)邏輯單元 (ALU).七個(gè)暫存器, 作為控制和資料的搬移.,21,4.2 MARIE,MARIE的七個(gè)暫存器:累加器, AC, 為一16-bit暫存器, 存有狀態(tài)

14、運(yùn)算子 (就是, “l(fā)ess than”小於) 或是有二個(gè)運(yùn)算元指令中的一個(gè)運(yùn)算元.記憶體位址暫存器, MAR, 為一12-bit 暫存器, 存有指令或是運(yùn)算元的記憶體位址. 記憶體緩衝暫存器, MBR, 為一16-bit暫存器 存著從記憶體或是要放到記憶體的資料.,22,4.2 MARIE,MARIE的七個(gè)暫存器:程式計(jì)數(shù)器, PC, 為一12-bit暫存器, 內(nèi)有下一個(gè)要執(zhí)行指令的位址.指令暫存器, IR, 馬上要執(zhí)行的指

15、令.輸入暫存器, InREG, 一個(gè) 8-bit 暫存器, 內(nèi)有從輸入裝置讀入的資料.輸出暫存器, OutREG, 一個(gè) 8-bit 暫存器, 裡面是準(zhǔn)備要送到輸出裝置的資料.,23,4.2 MARIE,MARIE 架構(gòu)的方塊圖.,24,4.2 MARIE,暫存器是連接著的, 而且是經(jīng)由通同的資料匯流排和主記憶體相連.匯流排上的每個(gè)裝置都有唯一的識(shí)別號(hào)碼, 當(dāng)裝置要進(jìn)行某種動(dòng)作時(shí), 就會(huì)去設(shè)定控制線(xiàn)以取得匯流排的使用權(quán).累加器和

16、記憶體緩衝暫存器之間, 還有ALU和累加器和記憶體緩衝暫存器之間都有獨(dú)立的連接.這樣一來(lái), 資料在這些裝置間搬移時(shí)就不需要用到主資料匯流排.,25,4.2 MARIE,MARIE 的資料路徑方塊圖.,26,4.2 MARIE,電腦的指令集架構(gòu) instruction set architecture (ISA) 苗述了指令的格式和機(jī)器所能執(zhí)行的最基本動(dòng)作.ISA 是電腦軟體和硬體之間的介面.某些 ISA 含有好幾百種不同的只令.

17、MARIE的ISA 只有13個(gè)指令.,27,4.2 MARIE,右邊為MARIE的指令 :基本的 MARIE 指令有:,28,4.2 MARIE,這是LOAD 指令在IR的位元樣式:我們可以看到opcode為1, 而且要載入資料的位址為 3.,29,4.2 MARIE,這是SKIPCOND 指令在IR的位元樣式:我們可以看到 opcode為 8, 而 bits 11 and 10 是 10, 這表示如果AC內(nèi)

18、的值大於0的話(huà), 那下一個(gè)指令就會(huì)跳過(guò)不做.,這個(gè)指令的十六進(jìn)制表示為何?,30,4.2 MARIE,其實(shí)每個(gè)指令都是有一連串的小指令所構(gòu)成, 這些小指令稱(chēng)為微指令(microoperations).指令所執(zhí)行的微指令可以用暫存器轉(zhuǎn)移語(yǔ)言register transfer language (RTL)來(lái)表示.在 MARIE的 RTL, 我們用M[X] 來(lái)表示資料存在記憶體X的位置, 而 ? 表示將位元組資料搬到暫存器或是記憶體位置.

19、,31,4.2 MARIE,LOAD指令的RTL為:同樣地, ADD指令的RTL 為:,MAR ? XMBR ? M[MAR]AC ? AC + MBR,MAR ? XMBR ? M[MAR], AC ? MBR,32,4.2 MARIE,回想一下, SKIPCOND會(huì)根據(jù)AC的執(zhí)來(lái)決定要不要跳過(guò)下一個(gè)指令.這個(gè)指令的 RTL 是最複雜的:,If IR[11 - 10] = 00 thenIf AC 0 then

20、PC ? PC + 1,33,4.3 指令的處理,擷取-解碼-執(zhí)行 週期(fetch-decode-execute cycle)是電腦執(zhí)行程式所進(jìn)行的步驟.我們一開(kāi)始要從記憶體fetch一個(gè)instruction, 然後放到IR.一放到IR, 這個(gè)指令馬上就會(huì)被decoded, 看下一步需要做什麼.如果是要存取某個(gè)記憶體(運(yùn)算元)的值, 就會(huì)被取出放到MBR.都各就各位後, 指令就會(huì)被執(zhí)行.,下一張投影片會(huì)介紹這個(gè)流程.,34,

21、4.3 指令的處理,35,給定下列的MARIE 程式. 我們列出位址100 - 106 (hex)的助憶碼和二元樣式 :,4.4 一個(gè)簡(jiǎn)單的程式範(fàn)例,36,我們檢示一下當(dāng)程式執(zhí)行時(shí)電腦內(nèi)部發(fā)生了什麼事.這是一個(gè) LOAD 104指令:,4.4 一個(gè)簡(jiǎn)單的程式範(fàn)例,37,第二個(gè)指令為 ADD 105:,4.4 一個(gè)簡(jiǎn)單的程式範(fàn)例,38,4.5 組譯器的探討,助憶碼, 就像LOAD 104, 對(duì)人來(lái)說(shuō)很容易寫(xiě)也很容易了解.但電腦是不可

22、能了解這樣的指令.組譯器(Assemblers) 將人類(lèi)容易了解指令表示方式翻譯成電腦了解的機(jī)器語(yǔ)言.我們要注意組譯器和編譯器的差別: 在組合語(yǔ)言來(lái)說(shuō), 助譯指令和機(jī)器碼之間有一對(duì)一的關(guān)係. 對(duì)編譯器來(lái)說(shuō)則不一定.,39,4.5 組譯器的探討,組譯器會(huì)讀取助憶原始碼二次, 進(jìn)而產(chǎn)生目的程式檔 (object program file).在第一次讀取時(shí), 組譯器會(huì)盡可能將程式組譯出來(lái), 同時(shí)也產(chǎn)生一個(gè)符號(hào)表(symbol table

23、), 它記載著程式中所有符號(hào)的記憶體參照位址.在第二次讀取時(shí), 就會(huì)利用符號(hào)表的值來(lái)完成所有的指令組譯.,40,4.5 組譯器的探討,試想我們的範(fàn)例程式 (上面). 注意到我們包含了HEX 和 DEC 來(lái)標(biāo)明常數(shù)的基底為何.讀第一次時(shí), 我們建出符號(hào)表, 及部份的指令.,41,4.5 組譯器的探討,第二次讀完後, 就組譯完成了.,42,4.6 擴(kuò)充我們的指令集,到目前為止, 我們所討論的 MARIE指令都是直接定址模式 ( di

24、rect addressing mode).這表示運(yùn)算元的位址都是直接寫(xiě)在指令中的. 有時(shí)候間接定址法(indirect addressing) 會(huì)比較有用,間接定址法意思就是說(shuō)運(yùn)算元位址的位址.如果你用過(guò)程式中的指標(biāo), 那你對(duì)間接位址就已經(jīng)很熟悉了.,43,4.6 擴(kuò)充我們的指令集,為了幫助你了解在機(jī)器層級(jí)發(fā)生了什麼事, 我們?cè)贛ARIE 指令集中加入間接定址模式. ADDI 指令就是放了指向運(yùn)算元位址的位址. 下面的RTL告

25、訴我們?cè)跁捍嫫鲗蛹?jí)的意義:,MAR ? XMBR ? M[MAR]MAR ? MBR MBR ? M[MAR]AC ? AC + MBR,44,4.6 擴(kuò)充我們的指令集,另一個(gè)有用的程式寫(xiě)作工具就是subroutines. jump-and-store指令, JNS, 提供了某種程度的 subroutine 功能. JNS指令的細(xì)節(jié)就如下 RTL:,MBR ? PCMAR ? XM[MAR] ? MBRMBR ? X

26、AC ? 1 AC ? AC + MBRAC ? PC,JNS 能夠遞迴嗎?,45,4.6 擴(kuò)充我們的指令集,最後一個(gè)有用的指令是 CLEAR.它只是將累加器清為.這是 CLEAR的 RTL:下一張投影片中, 我們用一個(gè)例子來(lái)包含這些新介紹的指令.,AC ? 0,46,4.6 擴(kuò)充我們的指令集,100 |LOAD Addr101 |STORE Next102 |LOAD Num103 |SUBT One

27、 104 |STORE Ctr105 |CLEAR 106 |Loop LOAD Sum 107 |ADDI Next108 |STORE Sum 109 |LOAD Next 10A |ADD One10B |STORE Next 10C |LOAD Ctr 10D |SUBT One,10E |STORE Ctr 10F |SK

28、IPCOND 000110 |JUMP Loop111 |HALT112 |Addr HEX 118113 |Next HEX 0114 |Num DEC 5115 |Sum DEC 0116 |Ctr HEX 0117 |One DEC 1118 |DEC 10119 |DEC 1511A |DEC 2 11B |DEC 2511C |DEC 30,,

29、47,4.7 解碼的探討,電腦的控制單元讓內(nèi)部的運(yùn)作保持同步, 確保資料流在正確的時(shí)間到達(dá)正確的元件.控制單元有二種實(shí)作方式: 硬體接線(xiàn)式(hardwired) 和微程式(microprogrammed) 控制. 以微程式控制來(lái)說(shuō), 在微控制器中會(huì)有一個(gè)唯讀記憶體, 裡面有一個(gè)小型的程式.硬體接線(xiàn)式則是用數(shù)位邏輯元件來(lái)組成這個(gè)程式.,48,4.7 解碼的探討,以硬體接線(xiàn)式來(lái)說(shuō), 我們的簡(jiǎn)易型系統(tǒng)需要一個(gè) 4-to-14解碼器來(lái)解.

30、右邊的方塊圖就是硬體接線(xiàn)控制單元的一般組態(tài).,49,4.7 解碼的探討,在微程式控制中, 控制是存在ROM, PROM或EPROM裡面.,50,4.8 實(shí)際的架構(gòu),MARIE 擁有很多現(xiàn)今架構(gòu)的特睜, 但是它離實(shí)際的電腦還有一段距離.後面的投影片我們要看二個(gè)實(shí)際的機(jī)器架構(gòu). 我們會(huì)介紹 Intel架構(gòu), 它是 CISC 的機(jī)器. 另一個(gè)是MIPS, 它是一個(gè) RISC.CISC 是 complex instruction s

31、et computer的簡(jiǎn)寫(xiě).RISC 代表 reduced instruction set computer.,我們會(huì)在第九章深入比較 “RISC” 和 “CISC”.,51,4.8 實(shí)際的架構(gòu),最經(jīng)典的 Intel架構(gòu), 8086, 創(chuàng)於 1979年. 為 CISC 架構(gòu).IBM以此為CPU在1981年發(fā)表了著名的. 8086 有16-bit的 data 字組, 並支援 20-bit 記憶體位址.沒(méi)多久, 出現(xiàn)了簡(jiǎn)單的廉

32、價(jià)版8-bit 8088. 它像 8086一樣也用20-bit 記憶體位址.,8086所能定址的最大記憶體空間為何?,52,4.8 實(shí)際的架構(gòu),8086 有四個(gè) 16-bit 通用暫存器, 這四個(gè)暫存器可以以半個(gè)字組的方式存取.它也有一個(gè)旗標(biāo)暫存器, 一個(gè)指令暫存器, 和一個(gè)透過(guò)基底指標(biāo)和堆疊指標(biāo)二個(gè)暫存器存取值的堆疊. 8086 內(nèi)沒(méi)有浮點(diǎn)運(yùn)算處理.在1980年, Intel 發(fā)表了 8087 數(shù)值協(xié)同處理器, 因?yàn)閮r(jià)格的關(guān)係

33、, 沒(méi)有多少人使用.,53,4.8 實(shí)際的架構(gòu),1985, Intel 發(fā)表 32-bit的 80386.一樣沒(méi)有內(nèi)建浮點(diǎn)運(yùn)算單元.80486發(fā)表於1989, 是在 80386加上 that had built-in浮點(diǎn)運(yùn)算和 cache記憶體.80386和80486 能和 8086 和 8088相容.用較小字組系統(tǒng)寫(xiě)的軟體就用32-bit暫存器的低位元部份.,54,4.8 實(shí)際的架構(gòu),目前來(lái)說(shuō), Intel最先進(jìn)的 32-bi

34、t 微處理器就是Pentium 4.其速度有 3.06 GHz. 這個(gè)時(shí)脈速度比8086快了超過(guò) 350 倍以上.提昇速度的方法包括了多層次cache和指令管線(xiàn)化.Intel, 和許多其它CISC微處理器, 都使用了很多RISC 架構(gòu)的觀念.,55,4.8 實(shí)際的架構(gòu),MIPS 家族的CPUs 曾是這類(lèi)CPU中最成功的.第一個(gè)MIPS CPU 在1986 發(fā)表.它的字組大小為 32-bit, 可定址的記憶體空間為4GB.過(guò)了

35、幾年, MIPS 處理器被用在通用型電腦和遊戲機(jī)中MIPS 架構(gòu)現(xiàn)在有 32- 和 64-bit 版本.,56,4.8 實(shí)際的架構(gòu),MIPS 第一個(gè) RISC微處理器之一.最原始的 MIPS 架構(gòu)有 55 個(gè)不同的指令, 8086 則超過(guò)了100個(gè).MIPS 設(shè)計(jì)的初衷就是效能: 它是 load/store 架構(gòu), 表示只有 load 和 store指令可以存取記憶體.MIPS架構(gòu)中大量的暫存器, 減少了匯流排的傳輸量.,這樣的

36、設(shè)計(jì)是如何影響效能的?,57,電腦系統(tǒng)的主要元件為 控制單元, 暫存器, 記憶體, ALU, 和資料路徑.內(nèi)部的時(shí)脈讓電腦內(nèi)部所有事能保持同步.控制單元可以是微程式或是.硬體接線(xiàn)式的效能比較好, 而微程式可適性比較好, 容易改變.,結(jié)論,58,電腦透過(guò)不斷的fetch-decode-execute週期來(lái)執(zhí)行程式.電腦只能執(zhí)行機(jī)器語(yǔ)言模式的程式.組譯器將助譯碼翻譯成機(jī)器語(yǔ)言.Intel架構(gòu)是CISC; MIPS 則是RISC