數(shù)字系統(tǒng)設計

1、數(shù)字系統(tǒng)設計,主講人：鄧洪波E-mail: arcat@scut.edu.cn,題外話,注意準時上課作業(yè)有問題隨時反映互相學習,為什么要學數(shù)字系統(tǒng)設計,跟數(shù)字電路的關系跟微機的關系個人的學習經驗,本書簡介,是數(shù)字設計原則和VHDL指南的結合沒有具體講VHDL語法本書結構（目錄）學生用書,Chapter 1,Modern digital designCMOS technologyProgrammable logic

2、Electrical properties,Modern digital design,電路設計：analogue、digital（各自特點）軟件變得重要（In embedded systems）數(shù)字設計應用廣泛,1.1.1設計自動化,Electronic design automation(EDA)快速開發(fā)作用：綜合、仿真幾種實現(xiàn)方法語言：Verilog、VHDL標準的重要性,1.1.2 Logic gates,本

3、質是analogue components兩種邏輯狀態(tài)：1、0（電平）大規(guī)模集成電路相對分立元件實現(xiàn)電路的優(yōu)勢注意：設計時，重點在于怎么連接，而不是被連接的元件。,1.1.3 ASICS and FPGAs,ASIC:全定制（full-custom）、半定制Programmable logic：PLA、GAL等 P4 PLA結構CPLD(comp

4、lex PLDs)FPGAs(field programmable gate arrays),可編程器件優(yōu)點,電路容積高電路性能佳完備的開發(fā)工具，實現(xiàn)方便可編程邏輯功能，并可在線編程價格低廉,FPGA 、CPLD,FPGA結構上與CPLD不同(P13-14)，燒寫后，是用一小段電路連接（約50歐），會影響扇出系數(shù)（P14圖）內部繞線不同：FPGA內部延時不固定， CPLD內部延時固定門數(shù)不同

5、：CPLD門數(shù)可更多,1.1.4 Design flow,異步和同步系統(tǒng)同步系統(tǒng)的設計步驟（應結合EDA設計）寫說明書如果必要，可分成幾個更小的部分及寫出相應的說明寫出狀態(tài)轉換圖簡化狀態(tài)轉換圖為每個狀態(tài)分配布爾變量得到下個狀態(tài)和輸出優(yōu)化設計，使需要的門最少選IC，在電路板上放置IC布板最重要的還是設計思想和原則,1.2 CMOS technology,早期用電子管，現(xiàn)在用晶體管，主要是CMOS技術晶體管：雙極結