第五章 存儲(chǔ)系統(tǒng)和結(jié)構(gòu)

1、習(xí)題1如何區(qū)別存儲(chǔ)器和寄存器兩者是一回事的說(shuō)法對(duì)嗎2存儲(chǔ)器的主要功能是什么為什么要把存儲(chǔ)系統(tǒng)分成若干個(gè)不同層次主要有哪些層次3什么是半導(dǎo)體存儲(chǔ)器它有什么特點(diǎn)4SRAM記憶單元電路的工作原理是什么它和DRAM記憶單元電路相比有何異同點(diǎn)5動(dòng)態(tài)RAM為什么要刷新一般有幾種刷新方式各有什么優(yōu)缺點(diǎn)6一般存儲(chǔ)芯片都設(shè)有片選端#CS，它有什么用途7DRAM芯片和SRAM芯片通常有何不同8有哪幾種只讀存儲(chǔ)器它們各自有何特點(diǎn)9說(shuō)明存取周期和存取時(shí)間的區(qū)別

2、。10一個(gè)1K8的存儲(chǔ)芯片需要多少根地址線、數(shù)據(jù)輸入線和輸出線畫(huà)出主存字地址和字節(jié)地址的分配情況。11.某機(jī)字長(zhǎng)32位，其存儲(chǔ)容量是64KB，按字編址的尋址范圍是多少？若主存以字節(jié)編址，畫(huà)出主存字地址和字節(jié)地址的分配情況。12一個(gè)容量為16K32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片1K4位，2K8位，4K4位，16Kl位，4K8位，8K8位13現(xiàn)有1024l的存儲(chǔ)芯片，若用它組成容量為16

3、K8的存儲(chǔ)器。試求(1)實(shí)現(xiàn)該存儲(chǔ)器所需的芯片數(shù)量(2)若將這些芯片分裝在若干塊板上，每塊板的容量為4K8，該存儲(chǔ)器所需的地址線總位數(shù)是多少其中幾位用于選板幾位用于選片幾位用作片內(nèi)地址14已知某機(jī)字長(zhǎng)8位，現(xiàn)采用半導(dǎo)體存儲(chǔ)器作主存，其地址線為16位，若使用1K4的SRAM芯片組成該機(jī)所允許的最大主存空間，并采用存儲(chǔ)模板結(jié)構(gòu)形式。(1)若每塊模板容量為4K8，共需多少塊存儲(chǔ)模板(2)畫(huà)出一個(gè)模板內(nèi)各芯片的連接邏輯圖。20某機(jī)地址總線16位

4、A15～A0(A0為最低位)，訪存空間64KB。外圍設(shè)備與主存統(tǒng)一編址，I／O空間占用FC00～FFFFH。現(xiàn)用2164芯片(64Kl)構(gòu)成主存儲(chǔ)器，設(shè)計(jì)并畫(huà)出該存儲(chǔ)器邏輯圖，并畫(huà)出芯片地址線、數(shù)據(jù)線與總線的連接邏輯以及行選信號(hào)與列選信號(hào)的邏輯式，使訪問(wèn)I／O時(shí)不訪問(wèn)主存。動(dòng)態(tài)刷新邏輯可以暫不考慮。21已知有16Kl的DRAM芯片，其引腳功能如下：地址輸入A6～A0，行地址選擇#RAS，列地址選擇#CAS，數(shù)據(jù)輸入端Din，數(shù)據(jù)輸出端D

5、ou，控制端#WE。請(qǐng)用給定芯片構(gòu)成256KB的存儲(chǔ)器，采用奇偶校驗(yàn)，試問(wèn)：需要芯片的總數(shù)是多少并完成下列問(wèn)題：(1)正確畫(huà)出存儲(chǔ)器的連接框圖。(2)寫(xiě)出各芯片#RAS和#CAS形成條件。(3)若芯片內(nèi)部采用128128矩陣排列，求異步刷新時(shí)該存儲(chǔ)器的刷新周期。22并行存儲(chǔ)器有哪幾種編址方式簡(jiǎn)述低位交叉編址存儲(chǔ)器的工作原理。23什么是高速緩沖存儲(chǔ)器它與主存是什么關(guān)系其基本工作過(guò)程如何24Cache做在CPU芯片內(nèi)有什么好處將指令Cach

6、e和數(shù)據(jù)Cache分開(kāi)又有什么好處25設(shè)某機(jī)主存容量為4MB，Cache容量為16KB，每塊包含8個(gè)字，每字32位，設(shè)計(jì)一個(gè)4路組相聯(lián)映像(即Cache每組內(nèi)共有4個(gè)塊)的Cache組織，要求：(1)畫(huà)出主存地址字段中各段的位數(shù)。(2)設(shè)Cache的初態(tài)為空，CPU依次從主存第0，1，2…99號(hào)單元讀出100個(gè)字(主存一次讀出一個(gè)字)，并重復(fù)按此次序讀8次，問(wèn)命中率是多少(3)若Cache的速度是主存的6倍，試問(wèn)有Cache和無(wú)Cach