飛思卡爾16位單片機(jī)寄存器總結(jié)

1、一、輸入輸出端口寄存器一、輸入輸出端口寄存器IO接口包括PTA、B、E、K、T、S、M、P、H、J、AD。其中PTA、B、E、K屬于復(fù)用擴(kuò)展總線接口，單片機(jī)在擴(kuò)展方式下工作時(shí)，作為總線信號(hào)。1、PTT、S、M、P、H、JIO寄存器寄存器PTx如果對(duì)應(yīng)位數(shù)據(jù)方向寄存器DDRx為“0”，輸入，讀取該寄存器返回引腳值；“1”，輸出，讀取該寄存器返回IO寄存器的內(nèi)容。數(shù)據(jù)方向寄存器數(shù)據(jù)方向寄存器DDRx決定對(duì)應(yīng)引腳為輸出還是輸入，“0”為輸入，

2、“1”為輸出，復(fù)位后，默認(rèn)為輸入。上拉上拉下拉使能寄存器下拉使能寄存器PERx選擇使用內(nèi)置上拉下拉器件，“1”允許，“0”禁用。中斷使能寄存器中斷使能寄存器PIExPTP、H、J三個(gè)端口具有中斷功能?！?”對(duì)應(yīng)引腳允許中斷，“0”禁止，復(fù)位后，所有端口中斷關(guān)閉。中斷標(biāo)志寄存器中斷標(biāo)志寄存器PIFxPTP、H、J三個(gè)端口具有中斷功能?！?”對(duì)應(yīng)引腳允許中斷，“0”禁止，復(fù)位后，所有端口中斷關(guān)閉。2、PTA、B、E、KIO寄存器寄存器Px若

3、某端口的引腳被定義為輸出，寫入IO寄存器中的數(shù)值會(huì)從對(duì)應(yīng)引腳輸出；輸入，通過IO寄存器讀取對(duì)應(yīng)引腳電平。數(shù)據(jù)方向寄存器數(shù)據(jù)方向寄存器DDRx決定對(duì)應(yīng)引腳為輸出還是輸入，“0”為輸入，“1”為輸出，復(fù)位后，默認(rèn)為輸入。PTE最低兩位只能為輸入。上拉電阻控制寄存器上拉電阻控制寄存器PERx第7、4、1、0位分別控制K、E、B、A端口，“1”允許使用對(duì)應(yīng)端口的上拉電阻，“0”禁止，復(fù)位后，PK、PE端口使能，PB、PA禁止。二、中斷系統(tǒng)二、中

4、斷系統(tǒng)中斷控制寄存器中斷控制寄存器INTCR第7位IRQE，中斷電平邊沿有效選擇，0為低電平有效，1為下降沿有效；第6位IRQEN，外部中斷IRQ中斷請(qǐng)求使能，0關(guān)閉，1允許。三、三、PWM模塊模塊PWM允許寄存器允許寄存器PWME對(duì)應(yīng)每一位PWMEx，1啟動(dòng)輸出，0停止輸出，讀寫任意時(shí)刻。PWM預(yù)分頻時(shí)鐘選擇寄存器預(yù)分頻時(shí)鐘選擇寄存器PWMPRCLK為ClockA和B選擇獨(dú)立的預(yù)分頻因子，讀寫任意時(shí)刻。ClockB對(duì)應(yīng)6、5、4三位，

5、ClockA對(duì)應(yīng)2、1、0三位，分別可以實(shí)現(xiàn)2、4、8、16、32、64、128分頻。PWM比例因子寄存器比例因子寄存器A、B，PWMSCLA、PWMSCLBClockSA=ClockA(2PWMSCLA)=$00時(shí)，默認(rèn)值為256PWM時(shí)鐘選擇寄存器時(shí)鐘選擇寄存器PWMCLK對(duì)應(yīng)每一位是PCLKx，7、6、3、2通道：1選擇ClockSB，0選擇ClockB5、4、1、0通道：1選擇ClockSA，0選擇ClockA。讀寫任意時(shí)刻。E

6、TRIGE：外部觸發(fā)模式使能位，1表示允許ATD通道7引腳的外部觸發(fā)，允許在外部觸發(fā)信號(hào)到來同時(shí)進(jìn)行采樣和轉(zhuǎn)換，0禁止外部觸發(fā)；IE：ATD轉(zhuǎn)換序列完成中斷標(biāo)志使能位，1表示當(dāng)標(biāo)志位IF=1時(shí)，允許ATD序列轉(zhuǎn)換完成后引發(fā)中斷，0表示禁止中斷；IF：ATD轉(zhuǎn)換序列完成中斷標(biāo)志，IE=1，IF標(biāo)志等同于SCF標(biāo)志，寫入無效，1表示轉(zhuǎn)換序列完成中斷掛起，0表示沒有ATD中斷發(fā)生。ATD控制寄存器控制寄存器3，ATDCTL3中止當(dāng)前AD轉(zhuǎn)換序

7、列，但不會(huì)啟動(dòng)新的AD轉(zhuǎn)換序列。從高位到低位：Bit7=0；S8C、S4C、S2C、S1C：AD轉(zhuǎn)換序列長度定義位，0000~1111對(duì)應(yīng)8、1~7；FIFO：結(jié)果寄存器先進(jìn)先出模式選擇位，1表示先進(jìn)先出，0表示非先進(jìn)先出；FRZ1、FRE0：凍結(jié)模式的背景調(diào)試使能控制位，00繼續(xù)轉(zhuǎn)換，01未定義，10完成當(dāng)前轉(zhuǎn)換然后暫停，11立即暫停；ATD控制寄存器控制寄存器4，ATDCTL4中止當(dāng)前AD轉(zhuǎn)換序列，但不會(huì)啟動(dòng)新的AD轉(zhuǎn)換序列。從高位

8、到低位：SRES8：AD轉(zhuǎn)換精度選擇位，1表示8位精度，0表示10位精度；SMP1、SMP0：采樣時(shí)間選擇位，AD采樣時(shí)間包括兩個(gè)階段：第一階段是2個(gè)AD轉(zhuǎn)換時(shí)鐘周期，采樣后通過放大器存儲(chǔ)到存儲(chǔ)節(jié)點(diǎn)，第二階段為了直接把外部模擬信號(hào)連接到存儲(chǔ)節(jié)點(diǎn)上，實(shí)現(xiàn)最終高精度的轉(zhuǎn)換，這兩位用來選擇第二階段的采樣時(shí)間，00~11對(duì)應(yīng)2、4、8、16個(gè)AD轉(zhuǎn)換時(shí)鐘周期；PRS4、PRS3、PRS2、PRS1、PRS0：ATD時(shí)鐘預(yù)分頻因子選擇位，ATDc

9、lock=BusClock(PRS1)0.5，最大ATD轉(zhuǎn)換時(shí)鐘頻率為總線周期的12，復(fù)位后值為5。ATD控制寄存器控制寄存器5，ATDCTL5中止當(dāng)前AD轉(zhuǎn)換序列，并啟動(dòng)新的AD轉(zhuǎn)換序列。從高位到低位：DJM：結(jié)果寄存器數(shù)據(jù)對(duì)齊方式選擇位，1表示右對(duì)齊，0表示左對(duì)齊；DSGN：結(jié)果寄存器數(shù)據(jù)有無符號(hào)選擇位，1表示有符號(hào)數(shù)，只能左對(duì)齊，0表示無符號(hào)數(shù)；SCAN：連續(xù)轉(zhuǎn)換序列模式選擇位，1表示連續(xù)轉(zhuǎn)換序列模式（掃描模式），0表示單詞轉(zhuǎn)換序

10、列模式；MULT：多通道采樣模式選擇位，0表示單通道采樣，通道選擇代碼：ATDCTL5中的CC、CB、CA，1表示多通道采樣，通道數(shù)目：ATDCTL3中的S8C、S4C、S2C、S1C；Bit3=0；CC、CB、CA：模擬量輸入通道選擇代碼位。ATD狀態(tài)寄存器狀態(tài)寄存器0，ATDSTAT0SCF：轉(zhuǎn)換序列完成標(biāo)志位，一次轉(zhuǎn)換序列完成，置位，清零的情況：手動(dòng)置1，寫ATDCTL5，AFFC=1；Bit6=0；ETF：外部觸發(fā)溢出標(biāo)志位，1