sdram的結(jié)構(gòu)、時(shí)序與性能的關(guān)系

1、SDRAM的結(jié)構(gòu)、時(shí)序與性能的關(guān)系（上）的結(jié)構(gòu)、時(shí)序與性能的關(guān)系（上）在講完SDRAM的基本工作原理和主要操作之后，我們現(xiàn)在要重要分析一下SDRAM的時(shí)序與性能之間的關(guān)系，它不在局限于芯片本身，而是從整體的內(nèi)存系統(tǒng)去分析。這也是廣大DIYer所關(guān)心的話題。比如CL值對(duì)性能的影響有多大幾乎是每個(gè)內(nèi)存論壇都會(huì)有討論，今天我們就詳細(xì)探討一下，其中的很多內(nèi)容同樣適用于DDR與RDRAM。這里需要強(qiáng)調(diào)一點(diǎn)，對(duì)于內(nèi)存系統(tǒng)整體而言，一次內(nèi)存訪問(wèn)就是對(duì)

2、一個(gè)頁(yè)的訪問(wèn)，這個(gè)頁(yè)的定義已經(jīng)在解釋FullPage含義時(shí)講明了。由于在PBank中，每個(gè)芯片的尋址都是一樣的，所以可以將頁(yè)訪問(wèn)“濃縮”等效為對(duì)每芯片中指定行的訪問(wèn)，這樣可能比較好理解。但為了與官方標(biāo)準(zhǔn)統(tǒng)一，在下文中會(huì)經(jīng)常用頁(yè)來(lái)描述相關(guān)的內(nèi)容，請(qǐng)讀者注意理解。一、影響性能的主要時(shí)序參數(shù)一、影響性能的主要時(shí)序參數(shù)所謂的影響性能是并不是指SDRAM的帶寬，頻率與位寬固定后，帶寬也就不可更改了。但這是理想的情況，在內(nèi)存的工作周期內(nèi)，不可能總處

3、于數(shù)據(jù)傳輸?shù)臓顟B(tài)，因?yàn)橐忻?、尋址等必要的過(guò)程。但這些操作占用的時(shí)間越短，內(nèi)存工作的效率越高，性能也就越好。非數(shù)據(jù)傳輸時(shí)間的主要組成部分就是各種延遲與潛伏期。通過(guò)上文的講述，大家應(yīng)該很明顯看出有三個(gè)參數(shù)對(duì)內(nèi)存的性能影響至關(guān)重要，它們是tRCD、CL和tRP。每條正規(guī)的內(nèi)存模組都會(huì)在標(biāo)識(shí)上注明這三個(gè)參數(shù)值，可見(jiàn)它們對(duì)性能的敏感性。以內(nèi)存最主要的操作——讀取為例。tRCD決定了行尋址（有效）至列尋址（讀寫(xiě)命令）之間的間隔，CL決定了列尋址

4、到數(shù)據(jù)進(jìn)行真正被讀取所花費(fèi)的時(shí)間，tRP則決定了相同LBank中不同工作行轉(zhuǎn)換的速度?，F(xiàn)在可以想象一下讀取時(shí)可能遇到的幾種情況（分析寫(xiě)入操作時(shí)不用考慮CL即可）：1、要尋址的行與LBank是空閑的。也就是說(shuō)該LBank的所有行是關(guān)閉的，此時(shí)可直接發(fā)送行有效命令，數(shù)據(jù)讀取前的總耗時(shí)為tRCDCL，這種情況我們稱之為頁(yè)命中（PH，PageHit）。2、要尋址的行正好是前一個(gè)操作的工作行，也就是說(shuō)要尋址的行已經(jīng)處于選通有效狀態(tài)，此時(shí)可直接發(fā)送

5、列尋址命令，數(shù)據(jù)讀取前的總耗時(shí)僅為CL，這就是所謂的背靠背（BacktoBack）尋址，我們稱之為頁(yè)快速命中（PFH，PageFastHit）或頁(yè)直接命中（PDH，PageDirectHit）。3、要尋址的行所在的LBank中已經(jīng)有一個(gè)行處于活動(dòng)狀態(tài)（未關(guān)閉），這種現(xiàn)象就被稱作尋址沖突，此時(shí)就必須要進(jìn)行預(yù)充電來(lái)關(guān)閉工作行，再對(duì)新行發(fā)送行有效命令。結(jié)果，總耗時(shí)就是tRPtRCDCL，這種情況我們稱之為頁(yè)錯(cuò)失（PM，PageMiss）。顯然

6、，PFH是最理想的尋址情況，PM則是最糟糕的尋址情況。上述三種情況發(fā)生的機(jī)率各自簡(jiǎn)稱為PHR——PHRate、PFDR——PFHRate、PMR——PMRate。因此，系統(tǒng)設(shè)計(jì)人員（包括內(nèi)存與北橋芯片）都盡量想提高PHR與PFHR，同時(shí)減少PMR，以達(dá)到提高內(nèi)存工作效率的目的。二、增加二、增加PHR的方法的方法Intel845芯片組MCH的資料：其中表明它可以支持24個(gè)頁(yè)面同時(shí)處于打開(kāi)狀態(tài)但是，可同時(shí)打開(kāi)的頁(yè)數(shù)也是有限制的。從SDRAM

7、的尋址原理講，同一LBank中不可能有兩個(gè)打開(kāi)的行（SAMP只能為一行服務(wù)），這就限制了可同時(shí)打開(kāi)的頁(yè)面總數(shù)。以SDRAM有4個(gè)LBank，北橋最多支持8個(gè)PBank為例，理論上最多只能有32個(gè)頁(yè)面能同時(shí)處于打開(kāi)的狀態(tài)。而如果只有一個(gè)PBank，那么就只剩下4個(gè)頁(yè)面，因?yàn)橛袔讉€(gè)LBank才能有同時(shí)打開(kāi)幾個(gè)行而互不干擾。Intel845的MHC雖然可以支持24個(gè)打開(kāi)的頁(yè)面，那也是指6個(gè)PBank的情況下（845MCH只支持6個(gè)PBank）

8、。可見(jiàn)845已經(jīng)將同時(shí)打開(kāi)頁(yè)數(shù)發(fā)揮到了極致。不過(guò)，同時(shí)打開(kāi)頁(yè)數(shù)多了，也對(duì)存取策略提出了一定的要求。理論上，要盡量多地使用已打開(kāi)的頁(yè)來(lái)保證最短的延遲周期，只有在數(shù)據(jù)不存在（讀取時(shí)）或頁(yè)存滿了（寫(xiě)入時(shí)）再考慮打開(kāi)新的指定頁(yè)，這也就是變向的連續(xù)讀寫(xiě)。而打開(kāi)新頁(yè)時(shí)就必須要關(guān)閉一個(gè)打開(kāi)的頁(yè)，如果此時(shí)打開(kāi)的頁(yè)面已是北橋所支持的最大值但還不到理論極限的話，就需要一個(gè)替換策略，一般都是用LRU算法來(lái)進(jìn)行，這與VIA的交錯(cuò)控制大同小異。（下）（下）四、內(nèi)