dc綜合全過程及使用的命令

1、DC綜合全過程及使用的命令DC的初始化文件.synopsys.dc.setup，該文件是隱藏文件，需要用ls–a顯示讀取文件讀取文件DC支持多種硬件描述格式，.db.v.vhd等對于dcsh工作模式來說，讀取不同的文件格式需要不同的參數(shù)ReadfmatVerilog[dbvhdlect]filedcsh工作模式對于tcl工作模式來說，讀取不同文件格式使用不同的命令。1.Set_operating_conditions1.Set_oper

2、ating_conditions不同的工作環(huán)境對應(yīng)的單元電路的延遲不相同溫度升高、電壓降低、電路的特征線寬增大都會使得單元電路的延遲增大電路的工作環(huán)境一般在工藝庫中都有給定命令格式：set_operating_conditions[–minmin_condition][–maxmax_condition][min_librarymin_lib][–max_librarymax_lib]命令使用說明指定DC進(jìn)行優(yōu)化時使用的工作環(huán)境，其中工

3、作環(huán)境的指定必須在庫中指定，或者在link_library中的其中一個庫中指定，如果不指定operating_conditions，DC自動搜索link_library中的第一個庫的工作環(huán)境作為優(yōu)化時使用的工作環(huán)境可以用get_attributes語句取得庫中缺省的工作環(huán)境max選項(xiàng)指定電路最大延遲分析（分析電路是否滿足觸發(fā)器建立時間setup的要求）的工作環(huán)境min選項(xiàng)用于指定電路最小延遲分析（分析電路是否滿足觸發(fā)器保持時間holdt

4、ime的要求）的工作環(huán)境，該選項(xiàng)不能單獨(dú)使用，必須與max同時使用如果不指定用于分析最小延遲的庫，則只使用max中指定的庫用于電路的延遲分析min_library選項(xiàng)指定用于電路最大延遲分析的工藝庫max_library選項(xiàng)指定用于電路最小延遲分析的工藝庫2.set_min_library2.set_min_libraryVend可能提供多個不同的工藝庫，用于分析電路的時序，不同工藝庫定義了不同的工作環(huán)境、不同的線負(fù)載模型、不同的單元延

5、遲時間，這是可以將這些苦都指定用于分析電路的延遲命令格式：set_min_librarymax_library–min_versionmin_library|none命令的使用說明：該命令指定max_library用于分析電路的最大延遲，min_library用于分析電路的最小延遲。當(dāng)DC需要計(jì)算路徑的最小延遲時，首先在max_library中找到單元電路，如果在min_library中有和該單元電路有相同名稱、相同的引腳名、相同的時序