單片機(jī)8051與定時(shí)器8253的擴(kuò)展

1、基本概述基本概述intel8253是NMOS工藝制成的可編程計(jì)數(shù)器定時(shí)器，有幾種芯片型號(hào)，外形引腳及功能都是兼容的，只是工作的最高計(jì)數(shù)速率有所差異，例如8253（2.6MHz）82535(5MHz)8253內(nèi)部有三個(gè)計(jì)數(shù)器，分別成為計(jì)數(shù)器0、計(jì)數(shù)器1和計(jì)數(shù)器2，他們的機(jī)構(gòu)完全相同。每個(gè)計(jì)數(shù)器的輸入和輸出都決定于設(shè)置在控制寄存器中的控制字，互相之間工作完全獨(dú)立。每個(gè)計(jì)數(shù)器通過三個(gè)引腳和外部聯(lián)系，一個(gè)為時(shí)鐘輸入端CLK，一個(gè)為門控信號(hào)輸入端

2、GATE，另一個(gè)為輸出端OUT。每個(gè)計(jì)數(shù)器內(nèi)部有一個(gè)8位的控制寄存器，還有一個(gè)16位的計(jì)數(shù)初值寄存器CR、一個(gè)計(jì)數(shù)執(zhí)行部件CE和一個(gè)輸出鎖存器OL。執(zhí)行部件實(shí)際上是一個(gè)16位的減法計(jì)數(shù)器，它的起始值就是初值寄存器的值，而初始值寄存器的值是通過程序設(shè)置的。輸出鎖存器的值是通過程序設(shè)置的。輸出鎖存器OL用來鎖存計(jì)數(shù)執(zhí)行部件CE的內(nèi)容，從而使CPU可以對(duì)此進(jìn)行讀操作。順便提一下，CR、CE和OL都是16位寄存器，但是也可以作8位寄存器來用。工

3、作原理工作原理8253具有3個(gè)獨(dú)立的計(jì)數(shù)通道，采用減1計(jì)數(shù)方式。在門控信號(hào)有效時(shí)，每輸入1個(gè)計(jì)數(shù)脈沖，通道作1次計(jì)數(shù)操作。當(dāng)計(jì)數(shù)脈沖是已知周期的時(shí)鐘信號(hào)時(shí)，計(jì)數(shù)就成為定時(shí)。一、8253內(nèi)部結(jié)構(gòu)8253芯片有24條引腳，封裝在雙列直插式陶瓷管殼內(nèi)。1.數(shù)據(jù)總線緩沖器數(shù)據(jù)總線緩沖器與系統(tǒng)總線連接，8位雙向，與CPU交換信息的通道。這是8253與CPU之間的數(shù)據(jù)接口，它由8位雙向三態(tài)緩沖存儲(chǔ)器構(gòu)成，是CPU與8253之間交換信息的必經(jīng)之路。2

4、.讀／寫控制讀／寫控制分別連接系統(tǒng)的I#和IOW#，由CPU控制著訪問8253的內(nèi)部通道。接收CPU送入的讀／寫控制信號(hào)，并完成對(duì)芯片內(nèi)部各功能部件的控制功能，因此，它實(shí)際上是8253芯片內(nèi)部的控制器。A1A0：端口選擇信號(hào)，由CPU輸入。8253內(nèi)部有3個(gè)獨(dú)立的通道和一個(gè)控制字寄存器，它們構(gòu)成8253芯片的4個(gè)端口，CPU可對(duì)3個(gè)通道進(jìn)行讀／寫操作3對(duì)控制字寄存器進(jìn)行寫操作。這4個(gè)端口地址由最低2位地址碼A1A0來選擇。如表9.3.1

5、所示。3.通道選擇(1)CS#——片選信號(hào)，由CPU輸入，低電平有效，通常由端口地址的高位地址譯碼形成。(2)RD#、WR#——讀／寫控制命令，由CPU輸入，低電平有效。RD#效時(shí)，CPU讀取由A1A0所選定的通道內(nèi)計(jì)數(shù)器的內(nèi)容。WR#有效時(shí)，CPU將計(jì)數(shù)值寫入各個(gè)通道的計(jì)數(shù)器中，或者是將方式控制字寫入控制字寄存器中。CPU對(duì)8253的讀／寫操作如表9.3.2所示。在工作方式0情況下，門控信號(hào)GATE用來控制減“1”計(jì)數(shù)操作是否進(jìn)行。當(dāng)

6、GATE=1時(shí)，允許減“1”計(jì)數(shù)；GATE=0時(shí)，禁止減“1”計(jì)數(shù)；計(jì)數(shù)值將保持GATE有效時(shí)的數(shù)值不變，待GATE重新有效后，減“1”計(jì)數(shù)繼續(xù)進(jìn)行。顯然，利用工作方式0既可完成計(jì)數(shù)功能，也可完成定時(shí)功能。當(dāng)用作計(jì)數(shù)器時(shí)，應(yīng)將要求計(jì)數(shù)的次數(shù)預(yù)置到計(jì)數(shù)器中，將要求計(jì)數(shù)的事件以脈沖方式從CLKi端輸入，由它對(duì)計(jì)數(shù)器進(jìn)行減“1”計(jì)數(shù)，直到計(jì)數(shù)值為0，此刻OUTi輸出正跳變，表示計(jì)數(shù)次數(shù)到。當(dāng)用作定時(shí)器時(shí)，應(yīng)把根據(jù)要求定時(shí)的時(shí)間和CLKi的周期

7、計(jì)算出定時(shí)系數(shù)，預(yù)置到計(jì)數(shù)器中。從CLKi，輸入的應(yīng)是一定頻率的時(shí)鐘脈沖，由它對(duì)計(jì)數(shù)器進(jìn)行減“1”計(jì)數(shù)，定時(shí)時(shí)間從寫入計(jì)數(shù)值開始，到計(jì)數(shù)值計(jì)到“0”為止，這時(shí)OUTi輸出正跳變，表示定時(shí)時(shí)間到。有一點(diǎn)需要說明，任一通道工作在方式0情況下，計(jì)數(shù)器初值一次有效，經(jīng)過一次計(jì)數(shù)或定時(shí)后如果需要繼續(xù)完成計(jì)數(shù)或定時(shí)功能，必須重新寫入計(jì)數(shù)器的初值。2.方式1：?jiǎn)蚊}沖發(fā)生器工作方式1被稱作可編程單脈沖發(fā)生器，其定義波形如圖9.3.5。進(jìn)入這種工作方式，

8、CPU裝入計(jì)數(shù)值n后OUTi輸出高電平，不管此時(shí)的GATE輸入是高電平還是低電平，都不開始減“1”計(jì)數(shù)，必須等到GATE由低電平向高電平跳變形成一個(gè)上升沿后，計(jì)數(shù)過程才會(huì)開始。與此同時(shí)，OUTi輸出由高電平向低電平跳變，形成了輸出單脈沖的前沿，待計(jì)數(shù)值計(jì)到“0”，OUTi輸出由低電平向高電平跳變，形成輸出單脈沖的后沿，因此，由方式l所能輸出單脈沖的寬度為CLKi周期的n倍。如果在減“1”計(jì)數(shù)過程中，GATE由高電平跳變?yōu)榈碗姾酰@并不影

9、響計(jì)數(shù)過程，仍繼續(xù)計(jì)數(shù)；但若重新遇到GATE的上升沿，則從初值開始重新計(jì)數(shù)，其效果會(huì)使輸出的單脈沖加寬，如教材圖922(b)中的第2個(gè)單脈沖。這種工作方式下，計(jì)數(shù)值也是一次有效，每輸入一次計(jì)數(shù)值，只產(chǎn)生一個(gè)負(fù)極性單脈沖。3.方式2：速率波發(fā)生器工作方式2被稱作速率波發(fā)生器，其定時(shí)波形如圖9.3.6所示。進(jìn)入這種工作方式，OUTi輸出高電平，裝入計(jì)數(shù)值n后如果GATE為高電平，則立即開始計(jì)數(shù)，OUTi保持為高電平不變；待計(jì)數(shù)值減到“1”和

10、“0”之間，OUTi將輸出寬度為一個(gè)CLKi周期的負(fù)脈沖，計(jì)數(shù)值為“0”時(shí)，自動(dòng)重新裝入計(jì)數(shù)初值n，實(shí)現(xiàn)循環(huán)計(jì)數(shù)，OUTi將輸出一定頻率的負(fù)脈沖序列，其脈沖寬度固定為一個(gè)CLKi周期，重復(fù)周期為CLKi周期的n倍。如果在減“1”計(jì)數(shù)過程中，GATE變?yōu)闊o效（輸入0電平），則暫停減“1”計(jì)數(shù)，待GATE恢復(fù)有效后，從初值n開始重新計(jì)數(shù)。這樣會(huì)改變輸出脈沖的速率。如果在操作過程中要求改變輸出脈沖的速率，CPU可在任何時(shí)候，重新寫人新的計(jì)數(shù)值