版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、1、同步電路和異步電路的區(qū)別是什么?同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。電路設(shè)計可分類為同步電路和異步電路設(shè)計。同步電路利用時鐘脈沖使其子系統(tǒng)同步運作,而異步電路不使用時鐘脈沖做同步,其子系統(tǒng)是使用特殊的“開始”和“完成”信號使之同步。異步電路具有下列優(yōu)點異步電路具有下列優(yōu)點無時鐘歪斜問題、低電源消耗、平均效能而無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性非最差效能、
2、模塊性、可組合和可復(fù)用性整個設(shè)計中只有一個全局時鐘成為同步邏輯。只有時鐘脈沖同時到達(dá)各記憶元件的時鐘端,才能發(fā)生預(yù)期改變。?多時鐘系統(tǒng)邏輯設(shè)計成為異步邏輯。電路狀態(tài)改變由輸入信號引起同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。2、什么是“線與“邏輯,要實現(xiàn)它,在硬件特性上有什么具體要求?線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。在硬件上,要用oc門來實現(xiàn),由于不用oc門可能使灌電流過大,而燒壞邏輯門。同
3、時在輸出端口應(yīng)加一個上拉電阻。3、什么是Setup和Holdup時間?建立時間(SetupTime)和保持時間(Holdtime)。建立時間是指在時鐘邊沿前,數(shù)據(jù)信號需要保持不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間(Setupholdtime是測試芯片對輸入信號和時鐘信號之間的時間要求)5、什么是競爭與冒險現(xiàn)象?怎樣判斷?如何消除?在組合邏輯中,由于門的輸入信號通路中經(jīng)過了不同的延時,導(dǎo)致到達(dá)該門的時間不一致叫競
4、爭。因此產(chǎn)生的干擾脈沖毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法:一是添加布爾式的消去項,二是在芯片外部加電容。6、你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?常用邏輯電平:12V,5V,3.3V;TTL和CMOS不可以直接互連,由于TTL是在0.33.6V之間,而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者
5、12V。TTL集成電路的主要型式為晶體管-晶體管邏輯門(transisttransistlogicgate),TTL大部分都采用5V電源。1.輸出高電平Uoh和輸出低電平UolUoh≥2.4VUol≤0.4V2.輸入高電平和輸入低電平Uih≥2.0V,Uil≤0.8VCMOS電路是電壓控制器件,輸入電阻極大,對于干擾信號十分敏感,因此不用的輸入端不應(yīng)開路,接到地或者電源上。CMOS電路的優(yōu)點是噪聲容限較寬,靜態(tài)功耗很小。1.輸出高電平U
6、oh和輸出低電平UolUoh≈VCC,Uol≈GND2.輸入高電平Uoh和輸入低電平UolUih≥0.7VCCUil≤0.2VCCOC門,即集電極開路門電路,OD門,即漏極開路門電路,必須外界上拉電阻和電源才能將開關(guān)電平作為高低電平用。否則它一般只作為開關(guān)大電壓和大電流負(fù)載,所以又叫做驅(qū)動門電路。TTL和COMS電路比較:1)TTL電路是電流控制器件,而CMOS電路是電壓控制器件。2)TTL電路的速度快,傳輸延遲時間短(510ns),但
7、是功耗大。COMS電路的速度慢,傳輸延遲時間長(2550ns)但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān),頻率越高,芯片集越熱,這是正?,F(xiàn)象。COMS電路的鎖定效應(yīng):COMS電路由于輸入太大的電流,內(nèi)部的電流急劇增大,除非切斷電源,電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時,COMS的內(nèi)部電流能達(dá)到40mA以上,很容易燒毀芯片。防御措施:1)在輸入端和輸出端加鉗位電路,使輸入和輸出不超過不超過規(guī)定電壓。11、利
8、用4選1實現(xiàn)F(xyz)=xzyz。12、畫出NOTNN的符號,真值表13、為了實現(xiàn)邏輯(AXB)(CD),請選用以下邏輯中的一種,并說明為什么?1)INV2)3)4)N5)N6)X答案:N14、用與非門等設(shè)計全加法器15、ABCDE進(jìn)行投票,多數(shù)服從少數(shù),輸出是F(也就是如果ABCDE中1的個數(shù)比0多,那么F輸出為1,否則F為0),用與非門實現(xiàn),輸入數(shù)目沒有限制16、用波形表示D觸發(fā)器的功能17、用邏輯門畫出D觸發(fā)器18、D觸發(fā)器和D
9、鎖存器的區(qū)別觸發(fā)器對時鐘脈沖邊沿(上升或下降)敏感,在邊沿來臨時變化狀態(tài);鎖存器對時鐘脈沖電平(持續(xù)時間)敏感,在一持續(xù)電平期間都運作。19、請畫出用D觸發(fā)器實現(xiàn)4倍分頻的邏輯電路20、用D觸發(fā)器做個4進(jìn)制的計數(shù)21、用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7進(jìn)制循環(huán)計數(shù)器,15進(jìn)制的呢?22、RS232、RS485的區(qū)別?RS232是三芯線通信,信號單端方式傳送,通信距離不超12米,理論上為30米RS485是兩芯線通信,信號采用差分方式
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
評論
0/150
提交評論