半導(dǎo)體集成電路復(fù)習(xí)題及答案

1、第8章動態(tài)邏輯電路動態(tài)邏輯電路填空題填空題1、對于一般的動態(tài)邏輯電路，邏輯部分由輸出低電平的網(wǎng)組成，輸出信號與電源之間插入了柵控制極為時鐘信號的邏輯網(wǎng)與地之間插入了柵控制極為時鐘信號的?！敬鸢福篘MOSPMOSNOMS】2、對于一個級聯(lián)的多米諾邏輯電路，在評估階段：對PDN網(wǎng)只允許有跳變，對PUN網(wǎng)只允許有跳變，PDN與PDN相連或PUN與PUN相連時中間應(yīng)接入?！敬鸢福骸拷獯痤}解答題1、從邏輯功能，電路規(guī)模，速度3方面分析下面2電路的

2、相同點(diǎn)和不同點(diǎn)。從而說明CMOS動態(tài)組合邏輯電路的特點(diǎn)?！敬鸢福骸繄DA是CMOS靜態(tài)邏輯電路。圖B是CMOS動態(tài)邏輯電路。2電路完成的均是N的邏輯功能。圖B的邏輯部分電路使用了2個MOS管，圖A使用了4個MOS管，由此可以看出動態(tài)組合邏輯電路的規(guī)模為靜態(tài)電路的一半。圖B的邏輯功能部分全部使用NMOS管，圖A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，說明動態(tài)組合邏輯電路的速度高于靜態(tài)電路。2、分析下面的電路，指出它完成

3、的邏輯功能，說明它和一般動態(tài)組合邏輯電路的不同說明其特點(diǎn)?！敬鸢福骸?、結(jié)合下面電路，說明動態(tài)組合邏輯電路的工作原理?！敬鸢福骸縿討B(tài)組合邏輯電路由輸出信號與電源之間插入的時鐘信號PMOSNMOS邏輯網(wǎng)和邏輯網(wǎng)與地之間插入的時鐘信號NMOS組成。當(dāng)時鐘信號為低電平時，PMOS導(dǎo)通，OUT被拉置高電平。此時電路處于預(yù)充電階段。當(dāng)時鐘信號為低電平時，PMOS截至，電路與VDD的直接通路被切斷。這時NOMS導(dǎo)通，當(dāng)邏輯網(wǎng)處于特定邏輯時，電路輸出

4、OUT被接到地，輸出低電平。否則，輸出OUT仍保持原狀態(tài)高電平不變。例如此電路，NMOS網(wǎng)構(gòu)成邏輯網(wǎng)中A與C或B與C同時導(dǎo)通時，可以構(gòu)成輸出OUT到地的通路，將輸出置為低電平。第7章傳輸門邏輯傳輸門邏輯填空題填空題1、寫出傳輸門電路主要的三種類型和他們的缺點(diǎn)：（1），缺點(diǎn)：；（2），缺點(diǎn)：；（3），缺點(diǎn)：?！敬鸢福篘MOS傳輸門，不能正確傳輸高電平，PMOS傳輸門，不能正確傳輸?shù)碗娖?，CMOS傳輸門，電路規(guī)模較大?！?、傳輸門邏輯電路的