數(shù)字頻率計基本內(nèi)容

1、...1.熟悉CPLD的開發(fā)軟件的基本使用。2.理解頻率計的測量原理。3.掌握CPLD邏輯電路設計方法。4.掌握虛擬數(shù)字頻率計的軟件設計。二、實驗任務和內(nèi)容1.在CPLD中設計一個數(shù)字頻率計電路，設計要求為：測量范圍：1Hz～1MHz分辨率數(shù)碼管動態(tài)掃描顯示電路的CPLD下載與實現(xiàn)。2.使用LabVIEW進行虛擬頻率計的軟件設計。要求設計軟件界面，閘門時間為4檔，1s100ms10ms1ms頻率數(shù)字顯示。3使用設計虛擬邏輯分析儀軟件和C

2、PLD電路，進行軟硬件調(diào)試和測試三、實驗器材1.SJ8002B電子測量實驗箱1臺2計算機(具有運行windows2000和圖形化控件的能力)1臺3函數(shù)發(fā)生器1臺4.SJ7002CPLD實驗板１塊5.短接線若干四、實驗原理4.1.測頻原理所謂“頻率”，就是周期性信號在單位時間變化的次數(shù)。電子計數(shù)器是嚴格按照f＝NT的定義進行測頻，其對應的測頻原理方框圖和工作時間波形如圖1所示。從圖中可以看出測量過程：輸入待測信號經(jīng)過脈沖形成電路形成計數(shù)的

3、窄脈沖，時基信號發(fā)生器產(chǎn)生計數(shù)閘門信號，待測信號通過閘門進入計數(shù)器計數(shù)，即可得到其頻率。若閘門開啟時間為T、待測信號頻率為fx，在閘門時間Ｔ內(nèi)計數(shù)器計數(shù)值為N，則待測頻率為fx=NT(1)若假設閘門時間為1s，計數(shù)器的值為1000，則待測信號頻率應為1000Hz或1.000kHz，此時，測頻分辨力為1Hz。本實驗的閘門時間分為為4檔：1s100ms10ms1ms。圖1測頻原理框圖和時間波形42數(shù)字頻率計組成...圖3CPLD設計流程和并