vhdl語法格式

1、VHDL語法格式1VHDL語法格式上篇基礎(chǔ)元素目錄：數(shù)據(jù)類型數(shù)據(jù)對象運算符語句基本程序結(jié)構(gòu)電路描述方式數(shù)據(jù)類型預(yù)定義類型bitbit_victintegerstd_logicstd_logic_vict自定義類型枚舉類型type新數(shù)據(jù)類型is(元素1元素2...)例定義typestate_typeis(s1s2s3.s4)定義一個新類型state_type引用signalstate:state_type定義一個信號state，類型為st

2、ate_type數(shù)組類型type數(shù)組isarray(范圍)of數(shù)據(jù)類型例定義typebyteisarray(7downto0)ofbit定義一個8bit的數(shù)組typewdisarray(31downto0)ofbit定義一個32bit的數(shù)組數(shù)據(jù)對象端口聲明端口:in|out數(shù)據(jù)類型端口在特性上等同于信號，但賦值在entity的pt中賦值端口=邏輯運算notnnxxn語句并行語句⑴信號賦值語句簡單信號賦值語句信號=表達式VHDL語法格式3

3、qqb:outbit)endlatchachetectirelatch_guardoflatchisbeginb1:block(clk=?1?)beginq=guardeddafter5nsqb=guardednot(d)after7nsendblockb1endlatch_guard⑺進程語句[標(biāo)號:]process(敏感信號)[聲明語句]常量，變量，信號begin順序語句endprocess[標(biāo)號:]順序語句⑴賦值語句在進程中信號=