2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩34頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、大連海事大學(xué)大連海事大學(xué)畢業(yè)論文二○一四年六月二○一四年六月┊┊┊┊┊┊┊裝┊┊┊┊┊┊┊訂┊┊┊┊┊┊┊線┊┊┊┊┊I摘要摘要本文針對(duì)FPGA的計(jì)算器數(shù)字系統(tǒng)的設(shè)計(jì)，進(jìn)行了軟件硬件的仿真與實(shí)現(xiàn)。實(shí)現(xiàn)了計(jì)算器控制系統(tǒng)的最基本的加減法功能設(shè)計(jì)。本設(shè)計(jì)所研究的數(shù)字系統(tǒng)是由四個(gè)不同的模塊完成的，包括鍵盤輸入模塊、譯碼模塊、計(jì)算主控制模塊以及數(shù)碼管顯示模塊。當(dāng)鍵盤輸入信號(hào)時(shí)，依次通過這幾個(gè)模塊，完成數(shù)據(jù)的運(yùn)算及顯示。其中計(jì)算主控制模塊完成加減運(yùn)

2、算，是系統(tǒng)核心模塊。本設(shè)計(jì)利用EDA技術(shù)，用VHDL語(yǔ)言來編程實(shí)現(xiàn)四個(gè)模塊的基本功能，在QuartusII軟件中實(shí)現(xiàn)模塊的設(shè)計(jì)、編譯、綜合、優(yōu)化、仿真直至生成器件之后下載到FPGA目標(biāo)芯片上。在ZY11EDA13BE實(shí)驗(yàn)系統(tǒng)中完成計(jì)算器控制系統(tǒng)的功能的實(shí)現(xiàn)，通過鍵盤等操作輸入數(shù)值、運(yùn)算符號(hào)，通過數(shù)碼管及指示燈顯示系統(tǒng)運(yùn)行結(jié)果，從而可以更清晰的觀察了計(jì)算器的運(yùn)行情況。關(guān)鍵詞：計(jì)算器；關(guān)鍵詞：計(jì)算器；EDAEDA；FPGAFPGA；Quar

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論