嵌入式系統(tǒng)中的cache問題

1、嵌入式系統(tǒng)中的嵌入式系統(tǒng)中的CACHECACHE問題問題隨著社會(huì)的發(fā)展、人們生活水平的提高，人們對(duì)嵌入式計(jì)算機(jī)應(yīng)用的要求也越來越高。因此，對(duì)嵌入式系統(tǒng)的性能要求也越來越高。明顯體現(xiàn)在嵌入式系統(tǒng)的ＣＰＵ速度的不斷提高上。但問題也隨之而來，嵌入式ＣＰＵ的主頻不斷地提高，一方面加強(qiáng)了ＣＰＵ的處理能力，另一方面，在速度上造成了與慢速的系統(tǒng)存儲(chǔ)器極不相配的情況，從而影響了整個(gè)系統(tǒng)的性能。為了解決這個(gè)問題，引入了ＣＡＣＨＥ技術(shù)。ＣＡＣＨＥ是一種高速

2、緩沖存儲(chǔ)器，是為了解決ＣＰＵ和主存之間速度不匹配而采用的一項(xiàng)重要技術(shù)。通過在主存和高速ＣＰＵ之間設(shè)置一個(gè)小容量的高速存儲(chǔ)器，在其中存放ＣＰＵ常用的指令和數(shù)據(jù)，ＣＰＵ對(duì)存儲(chǔ)器的訪問主要體現(xiàn)在對(duì)ＳＲＡＭ的存取，ＣＰＵ可以不必加等待狀態(tài)而保持高速操作。采用ＣＡＣＨＥ技術(shù)，解決了ＣＰＵ與主存之間速度不匹配的問題；但它又帶來了一些其它問題，如本文將提到的一致性問題。１問題的發(fā)現(xiàn)與原因在進(jìn)行某嵌入式系統(tǒng)項(xiàng)目的開發(fā)過程中，有一個(gè)環(huán)節(jié)需要使用ＤＭＡ方式

3、進(jìn)行數(shù)據(jù)傳輸。當(dāng)程序運(yùn)行后，發(fā)現(xiàn)傳到目的地的數(shù)據(jù)塊中經(jīng)常會(huì)有一些錯(cuò)誤的字節(jié)。如：數(shù)據(jù)本應(yīng)為０００１０２０３０４０５０６０７０８０９０Ａ０Ｂ（１６進(jìn)制），結(jié)果卻是０００１０２０３０００００００００８０９０Ａ０Ｂ。在某些環(huán)節(jié)也出現(xiàn)了類似的問題。例如，通過ＨＤＬＣ通道向外發(fā)送數(shù)據(jù)，發(fā)送的總是緩沖區(qū)初始化時(shí)的內(nèi)容，實(shí)際要發(fā)送的數(shù)據(jù)總是發(fā)不出去，但使用調(diào)試工具看內(nèi)存中的數(shù)據(jù)，卻是正確的。經(jīng)過一段時(shí)間的調(diào)試，發(fā)現(xiàn)出現(xiàn)這種現(xiàn)象的環(huán)節(jié)都使用了ＤＭＡ傳輸

4、數(shù)據(jù)。在通過ＨＤＬＣ通道發(fā)送數(shù)據(jù)的例子中，ＨＤＬＣ通道內(nèi)部也是用ＤＭＡ方式從內(nèi)存直接讀數(shù)據(jù)并向外發(fā)送。經(jīng)過分析，認(rèn)(１)數(shù)據(jù)ＣＡＣＨＥ／ＲＡＭ數(shù)據(jù)ＣＡＣＨＥ與ＲＡＭ之間的問題源于處理器和其他總線控制器對(duì)ＲＡＭ的異步讀寫訪問。ＤＭＡ設(shè)備和其他總線控制器對(duì)ＲＡＭ的訪問是引起ＣＡＣＨＥ一致性問題的主要原因，這個(gè)問題可以通過在程序中加入一些代碼來解決。(２)共享ＣＡＣＨＥＬＩＮＥ當(dāng)一個(gè)ＣＡＣＨＥＬＩＮＥ被兩個(gè)以上的線程共享時(shí)，也會(huì)產(chǎn)生一致性問

5、題。當(dāng)某個(gè)線程使一個(gè)ＣＡＣＨＥＬＩＮＥ無效時(shí)，這個(gè)ＣＡＣＨＥＬＩＮＥ中的一些項(xiàng)可能屬于另外一個(gè)線程。這個(gè)問題也可以通過一定的方法來避免，只要在分配內(nèi)存時(shí)大小是ＣＡＣＨＥＬＩＮＥ大小的整數(shù)倍即可。在哈佛體系結(jié)構(gòu)、ｃｏｐｙｂａｃｋ模式和無軟件干預(yù)的前提下，最佳的保持一致性的方法就是使用具有總線監(jiān)聽能力的硬件。將ＣＡＣＨＥ、ＲＡＭ、ＤＭＡ設(shè)備和其它所有的總線主控設(shè)備都連到一個(gè)物理總線上，以使ＣＡＣＨＥ可以對(duì)該總線上的總線交互過程進(jìn)行監(jiān)聽，ＣＡ

6、ＣＨＥ將對(duì)總線上的地址周期和控制（讀／寫）比特監(jiān)聽，數(shù)據(jù)周期則被延遲到需要時(shí)才進(jìn)行。當(dāng)ＣＡＣＨＥ中的一項(xiàng)被一個(gè)異步操作修改時(shí)，該ＣＡＣＨＥ項(xiàng)就會(huì)被標(biāo)為無效。如果處理器對(duì)一個(gè)已經(jīng)被標(biāo)為無效的ＣＡＣＨＥ項(xiàng)進(jìn)行訪問時(shí)，ＣＡＣＨＥ就會(huì)從ＲＡＭ中重新載入有效數(shù)據(jù)。在ｃｏｐｙｂａｃｋ模式下，處理器對(duì)ＣＡＣＨＥ進(jìn)行寫操作時(shí)，ＲＡＭ相應(yīng)地址中的內(nèi)容就變成過時(shí)。如果另外一個(gè)設(shè)備想訪問ＲＡＭ中的這部分內(nèi)容，ＣＡＣＨＥ就會(huì)搶占該訪問周期，將有效的數(shù)據(jù)寫入ＲＡ