基于FPGA的交通人信號控制器的研究與設(shè)計.pdf_第1頁
已閱讀1頁，還剩73頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著國民經(jīng)濟(jì)的快速發(fā)展，城市基礎(chǔ)設(shè)施建設(shè)越來越多，我國機(jī)動車保有量飛速增長，城市交通擁堵問題越來越嚴(yán)重。因此研究適合我國國情的安全、快捷、高效、現(xiàn)代化的交通信號控制系統(tǒng)是解決交通問題的有效方案之一。另外，隨著可編程邏輯技術(shù)的不斷進(jìn)步和創(chuàng)新，F(xiàn)PGA(Field Programmable Gate Array)已被廣泛應(yīng)用于數(shù)字系統(tǒng)的設(shè)計中。論文對基于FPGA的交通信號控制器進(jìn)行研究。
　　論文以交通信號控制理論為出發(fā)點，研究了一個

2、周期內(nèi)的多種信號相位變換模式，在傳統(tǒng)的定時控制、分時段控制和智能控制這三種控制方案的基礎(chǔ)上進(jìn)行優(yōu)化處理，并設(shè)計了多模式選擇、時間可調(diào)、多時段劃分、不定相序的信號控制方案;然后以CycloneⅡ FPGA芯片為核心，以EPCS16作為配置芯片，通過擴(kuò)展存儲器電路、LED和七段數(shù)碼管顯示電路等，完成了基于FPGA的交通信號控制器的專用芯片設(shè)計;最后利用Verilog HDL(HDL:Hardware DiscriptionLanguage)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論