數(shù)字電子技術(shù)第六章習(xí)題課

1、《數(shù)字電子技術(shù)基礎(chǔ)》習(xí)題課教學(xué)課件,電子與信息工程學(xué)院電子信息工程教研室,遼寧工業(yè)大學(xué),2,第6章、時序邏輯電路,一、本章內(nèi)容：時序邏輯電路的結(jié)構(gòu)和特點；時序邏輯電路的分析方法；寄存器的工作原理及應(yīng)用；同步計數(shù)器和異步計數(shù)器的工作原理；集成計數(shù)器構(gòu)成任意進制計數(shù)器；時序邏輯電路的設(shè)計方法。,二、本章要求：1.掌握時序邏輯電路的分析方法和設(shè)計方法。2.熟悉寄存器的工作原理、邏輯功能。3.了解二進制、十進制計數(shù)器的工作原理、邏輯功

2、能。4.熟悉常用中規(guī)模集成計數(shù)器的結(jié)構(gòu)特點及邏輯功能，能熟練應(yīng)用集成計數(shù)器構(gòu)成任意進制計數(shù)器。,3,第6章、時序邏輯電路,例1.同步時序電路分析：試分析如下電路的邏輯功能。,解：1.寫出各邏輯方程：驅(qū)動方程：J0=K0=1，J1=K1=,將驅(qū)動方程代入JK觸發(fā)器的特性方程,得次態(tài)方程：,,輸出方程：,,,2.列出狀態(tài)表如表所示。,4,3.畫出狀態(tài)圖及波形圖如圖所示。,4.邏輯功能分析由狀態(tài)圖可以很清楚地看出電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸

3、入、輸出關(guān)系：該電路一共有4個狀態(tài)00、01、10、11。當X=0時，按照加1規(guī)律從00→01→10→11→00循環(huán)變化，并每當轉(zhuǎn)換為11狀態(tài)（最大數(shù)）時，輸出Z=1。當X=1時，按照減1規(guī)律從11→10→01→00→11循環(huán)變化。所以該電路是一個可控的四進制計數(shù)器，其中Z是進位信號輸出端。,5,例2．異步時序邏輯電路分析：分析圖示電路。,,解：1.驅(qū)動方程：,2.各觸發(fā)器的狀態(tài)方程：,,第6章、時序邏輯電路,6,3.畫出狀態(tài)圖及波形圖

4、如圖所示。,4.邏輯功能分析,此電路是一個模5異步計數(shù)器。從波形圖中表面上看與同步計數(shù)器相同，實際上各觸發(fā)器并不是同時翻轉(zhuǎn)的。例如來第二個時鐘脈沖CP的下降沿，觸發(fā)器0先由1→0，然后由于Q０的下跳變使觸發(fā)器1由0→1；第四個時鐘脈沖CP的下降沿，使觸發(fā)器0先由1→0，亦是由于Q０的下降沿使觸發(fā)器1由1→0。,7,第6章、時序邏輯電路,例3． 試分析圖示電路，畫出它的狀態(tài)圖，說明它是幾進制計數(shù)器。,解：74161是異步清零、同步置數(shù)，模

5、16計數(shù)器。其中RD是異步清零端，LD是同步預(yù)置數(shù)控制端，兩者均是低電平有效，D3、D2、D1、D0是預(yù)置數(shù)據(jù)輸入端，EP和ET是計數(shù)使能端，計數(shù)時EP、ET均應(yīng)置于高電平，RCO是進位輸出端，CP是計數(shù)脈沖輸入端。EP=ET=1，保證正常計數(shù)，RD=1說明清零無效，D3D2D1D0=Q3Q211，Q1控制LD。此電路工作過程如下：設(shè)0000為初始狀態(tài)，則D3D2D1D0=0011，LD＝0，這意味著在第一個脈沖作用下，要置數(shù)，使Q

6、3Q2Q1Q0=0011；當Q3Q2Q1Q0=0011時，則LD＝1，這意味著在第二個脈沖作用下，要計數(shù)，而置數(shù)無效，使Q3Q2Q1Q0=0100；……就這樣逐次分析各個狀態(tài)，并畫出對應(yīng)的狀態(tài)轉(zhuǎn)換圖，如圖所示?？梢娝前诉M制計數(shù)器。,8,第6章、時序邏輯電路,題6.3　分析圖示時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路能否自啟動。,解　1.驅(qū)動方程：,2.狀態(tài)方程：,輸出方程：,,3.可得

7、狀態(tài)轉(zhuǎn)換圖,4.電路的邏輯功能：是一個五進制計數(shù)器，計數(shù)順序是從0到4循環(huán)。,9,第6章、時序邏輯電路,題6.5　試分析圖示時序電路的邏輯功能,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。A為輸入邏輯變量。,解　驅(qū)動方程：,狀態(tài)方程：,,,,輸出方程：,,狀態(tài)轉(zhuǎn)換圖，如下圖所示。,電路的邏輯功能是：判斷A是否連續(xù)輸入四個和四個以上“1”信號，是則Y=1，否則Y=0。,10,第6章、時序邏輯電路,題6.11 分析圖示計數(shù)

8、器電路，說明這是多少進制的計數(shù)器。,解 電路為七進制計數(shù)器。計數(shù)順序是3－9循環(huán)。,11,第6章、時序邏輯電路,題6.12分析圖示計數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明這是多少進制的計數(shù)器。,解 這是一個十進制計數(shù)器。計數(shù)順序是0－9循環(huán)。,12,題6.13 試分析圖示的計數(shù)器在M=1和M=0時各為幾進制。,第6章、時序邏輯電路,解 M=1時為六進制計數(shù)器，M=0時為八進制計數(shù)器。,13,題6.14試用4位同步二進制計數(shù)器74LS161

9、接成十三進制計數(shù)器，標出輸入、輸出端?？梢愿郊颖匾拈T電路。,第6章、時序邏輯電路,解 可用多種方法實現(xiàn)十三進制計數(shù)器，根據(jù)功能表，現(xiàn)給出兩種典型用法，它們均為十三進制加法計數(shù)器。如圖 (a)、(b)所示。,,14,題6.15 圖示電路是可變進制計數(shù)器。試分析當控制變量A為1和0時電路各為幾進制計數(shù)器。,第6章、時序邏輯電路,,,解 A=1時為十二進制計數(shù)器，A=0時為十進制計數(shù)器。,15,題6.16 設(shè)計一個可控制進制的計數(shù)器，當輸

10、入控制變量M=0時工作在五進制，M=1時工作在十五進制。請標出計數(shù)輸入端和進位輸出端。,第6章、時序邏輯電路,,解 見下圖。,,16,題6.17 分析圖示給出的計數(shù)器電路，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明這是幾進制計數(shù)器 。,第6章、時序邏輯電路,,解 圖示為七進制計數(shù)器。狀態(tài)轉(zhuǎn)換圖如圖所示。,17,題6.18 試分析圖示計數(shù)器電路的分頻比(即Y與CP的頻率之比)。,第6章、時序邏輯電路,,解 利用與上題同樣的分析方法，可得74LS161

11、(1)和74LS161(2)的狀態(tài)轉(zhuǎn)換圖如圖 (a)、(b)所示?？梢?， 74LS 161(1)為七進制計數(shù)器，且每當電路狀態(tài)由1001~1111時，給74LS 161(2)一個計數(shù)脈沖。74LS 161(2)為九進制計數(shù)器，計數(shù)狀態(tài)由0111~1111循環(huán)。整個電路為63進制計數(shù)器，分頻比為1:63。,,18,題6.19圖示電路是由兩片同步十進制計數(shù)器74160組成的計數(shù)器，試分析這是多少進制的計數(shù)器，兩片之間是幾進制。,第6章、時序

12、邏輯電路,,解 第（1）片74160接成十進制計數(shù)器，第（2）片74160接成了三進制計數(shù)器。第（1）片到第（2）片之間為十進制，兩片中串聯(lián)組成71~90的三十進制計數(shù)器。,19,題6.20分析圖示電路，說明這是多少進制的計數(shù)器，兩片之間多少進制。,第6章、時序邏輯電路,,解,總的進制為5×16＋2＋1＝83。故為八十三進制計數(shù)器。計數(shù)范圍0000000~1010010（83進制）。,20,題6.33 用D觸發(fā)器和門電路設(shè)計一