實(shí)驗(yàn)七 組合邏輯電路設(shè)計(jì)

1、1實(shí)驗(yàn)七實(shí)驗(yàn)七組合邏輯電路設(shè)計(jì)組合邏輯電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康囊?、?shí)驗(yàn)?zāi)康?、掌握用小規(guī)模集成電路設(shè)計(jì)組合邏輯電路的方法。2、熟悉用中規(guī)模集成電路設(shè)計(jì)組合邏輯電路的方法。二、實(shí)驗(yàn)原理二、實(shí)驗(yàn)原理組合邏輯電路在邏輯功能上的特點(diǎn)是：這種電路在任何時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入信號(hào)，而與這一時(shí)刻輸入信號(hào)作用前電路原來(lái)的狀態(tài)沒(méi)有任何關(guān)系。其電路結(jié)構(gòu)基本上由邏輯門(mén)電路組成，只有從輸入到輸出的通路，沒(méi)有從輸出反饋到輸入的回路，這類(lèi)電路沒(méi)有記憶功能。組

2、合邏輯電路的設(shè)計(jì)就是將實(shí)際的，有因果關(guān)系的問(wèn)題用一個(gè)較合理、經(jīng)濟(jì)、可靠的邏輯電路來(lái)實(shí)現(xiàn)。組合邏輯電路設(shè)計(jì)的一般過(guò)程是（1）分析事件的因果關(guān)系，并用二值邏輯的0與1列出真值表。（2）把真值表轉(zhuǎn)換為對(duì)應(yīng)的邏輯函數(shù)。（3）根據(jù)電路的具體要求和器件的資源情況等因素選定器件的類(lèi)型。（4）將邏輯函數(shù)化簡(jiǎn)或變換成與所選用的器件類(lèi)型相一致。（5）根據(jù)化簡(jiǎn)或變換后的邏輯函數(shù)，畫(huà)出邏輯電路圖。（6）根據(jù)邏輯電路圖，用選定的器件實(shí)現(xiàn)具體的電路裝置，并進(jìn)行調(diào)試

3、完成。邏輯化簡(jiǎn)是組合邏輯電路設(shè)計(jì)的關(guān)鍵步驟之一。但最簡(jiǎn)設(shè)計(jì)不一定是最佳的，一般情況在保證速度，穩(wěn)定可靠與邏輯關(guān)系清晰的前提下，應(yīng)盡量使用最少的器件，以降低成本，減少體積。3輸入輸出ABSCO0000011010101101(2)根據(jù)真值表寫(xiě)出邏輯函數(shù)S=BABA?CO＝AB(3)設(shè)對(duì)半加器所用的器件類(lèi)型有限制，只能用單一類(lèi)型的與非門(mén)，如74LS00。(4)把S、CO的函數(shù)式轉(zhuǎn)換與所選用的器件一致，即與非―與非的關(guān)系。S==BABA?BA