已閱讀1頁，還剩95頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、 2.5Gbps高速 高速VML接口電路的設(shè)計與研究 接口電路的設(shè)計與研究 作者姓名 作者姓名 寧源 寧源 學(xué)校導(dǎo)師姓名、職稱 學(xué)校導(dǎo)師姓名、職稱 朱樟明教授 朱樟明教授 領(lǐng) 域 軟件工程 軟件工程 企業(yè)導(dǎo)師姓名、職稱 企業(yè)導(dǎo)師姓名、職稱 孫博文高工 孫博文高工
2、 申請學(xué)位類別 申請學(xué)位類別 工程碩士 工程碩士 提交學(xué)位論文日期 提交學(xué)位論文日期 201 2015 年 3 月 10701 1211122854 TN82 TN4
3、 公開 公開 西安電子科技大學(xué) 西安電子科技大學(xué) 碩士學(xué)位論文 碩士學(xué)位論文 2.5Gbps 高速 高速 VML 接口電路的設(shè)計和研究 接口電路的設(shè)計和研究 S 寧源 軟件工程 工程碩士 朱樟明教授 孫博文高工 2015 年 3 月 學(xué)校代碼 學(xué)校代碼 分 類 分 類 號 學(xué) 號 密 級
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2.5gbps時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計
- 2.5gbps時鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計
- 采用fpga實現(xiàn)基于atca架構(gòu)的2.5gbps串行背板接口
- 2.5gbps光上路源的研制
- 2.5gbps自相似業(yè)務(wù)源硬件設(shè)計
- 面向2.5gbps的片上網(wǎng)絡(luò)安全處理引擎
- 智能化2.5gbps光收發(fā)模塊的硬件設(shè)計與可靠性研究
- 10Gbps SerDes中的高速接口設(shè)計.pdf
- 高速VML收發(fā)器的研究與設(shè)計.pdf
- 高速SERDES接口的關(guān)鍵電路設(shè)計.pdf
- 具有預(yù)加重和均衡的高速CML接口電路設(shè)計.pdf
- 高速ADC中SPI接口電路的研究與設(shè)計.pdf
- 1.2gbps高速低壓差分信號傳輸驅(qū)動電路設(shè)計
- 用于高速接口的鎖相環(huán)電路研究與設(shè)計.pdf
- 高速電路 接口電平最佳詳解
- 高速接口的設(shè)計和實現(xiàn).pdf
- 高速ADC的輸入輸出接口電路設(shè)計.pdf
- 高速鎖相環(huán)電路的設(shè)計及其在1.252.5gbps高速以太網(wǎng)串并轉(zhuǎn)換電路中的應(yīng)用
- 2.7ghz高速接口電路的esd電路設(shè)計及仿真分析
- 超高速ADC-DAC中高速CML串行接口電路的研究與設(shè)計.pdf
評論
0/150
提交評論