基于usb3.0接口的高速數(shù)據(jù)傳輸電路設(shè)計(jì)與實(shí)現(xiàn)

1、中北大學(xué)學(xué)位論文 基于 USB3.0 接口的高速數(shù)據(jù)傳輸電路設(shè)計(jì)與實(shí)現(xiàn) 摘 要 數(shù)據(jù)記錄器作為一種重要的機(jī)載設(shè)備， 主要用于采集存儲(chǔ)飛行時(shí)的海量數(shù)據(jù)。 由于數(shù)據(jù)量多達(dá)幾十個(gè) GB，甚至上百 GB，因此，如何提高海量數(shù)據(jù)傳入計(jì)算機(jī)的時(shí)間就成為制約存儲(chǔ)測(cè)試系統(tǒng)發(fā)展的一個(gè)重要因素。USB3.0 接口在市場(chǎng)上已經(jīng)廣泛普及，具有即插即用、傳輸速度快、兼容性強(qiáng)的優(yōu)點(diǎn)，已經(jīng)成為計(jì)算機(jī)與外部設(shè)備通信的標(biāo)準(zhǔn)總線， 其最大傳輸帶寬可達(dá) 5Gbps。 在此

2、背景下， 本文設(shè)計(jì)了以 FPGA 為控制中心， DDR2 SDRAM 為高速大容量緩存，USB3.0 接口作為與計(jì)算機(jī)進(jìn)行數(shù)據(jù)通信接口的高速數(shù)據(jù)傳輸電路，實(shí)現(xiàn)了將記錄器中的大容量數(shù)據(jù)高速可靠的傳入計(jì)算機(jī)。 論文首先對(duì)課題研究背景、國(guó)內(nèi)外發(fā)展現(xiàn)狀和 USB3.0 接口協(xié)議進(jìn)行了介紹，然后根據(jù)大容量數(shù)據(jù)記錄器的任務(wù)設(shè)計(jì)要求，在提出總體方案的基礎(chǔ)上設(shè)計(jì)了基于 ECC 校驗(yàn)算法的大容量 FLASH 存儲(chǔ)器，并構(gòu)建了 USB3.0+FPGA+DD

3、R2 SDRAM 的高速數(shù)據(jù)傳輸電路系統(tǒng)框架。之后著重對(duì)高速數(shù)據(jù)傳輸電路的設(shè)計(jì)進(jìn)行了詳細(xì)說(shuō)明，并對(duì) DDR2和 FPGA 之間的接口信號(hào)進(jìn)行了信號(hào)完整性仿真分析， 確定了布局布線規(guī)則； 在軟件設(shè)計(jì)部分，結(jié)合大容量記錄器的高速數(shù)據(jù)傳輸過(guò)程，設(shè)計(jì)了一種以 FPGA 內(nèi)部的片上小FIFO+DDR2 SDRAM 為架構(gòu)的高速緩存器， 開(kāi)發(fā)了 USB3.0 的固件程序， 設(shè)計(jì)了 USB3.0在從 FIFO（SLAVE FIFO）工作模式下的 GP

4、IF II 狀態(tài)機(jī)，完成了 VHDL 控制程序的編寫(xiě)。 在論文結(jié)束部分， 給出了 FLASH 的 ECC 校驗(yàn)測(cè)試結(jié)果和高速數(shù)據(jù)傳輸電路的測(cè)試結(jié)果。 本文設(shè)計(jì)的高速數(shù)據(jù)傳輸電路是通過(guò) USB3.0 接口來(lái)實(shí)現(xiàn)的與計(jì)算機(jī)之間進(jìn)行數(shù)據(jù)傳輸，穩(wěn)定的實(shí)現(xiàn)了 150MB/s 的數(shù)據(jù)傳輸，解決了大容量記錄器的數(shù)據(jù)傳輸速度瓶頸。而且通過(guò)利用 FPGA 的高速并行性和易于配置性應(yīng)用到諸如圖像數(shù)據(jù)的實(shí)時(shí)采集傳輸?shù)确矫嬉簿哂幸欢ǖ膮⒖甲饔谩?關(guān)鍵詞：USB

5、3.0，DDR2 SDRAM，F(xiàn)PGA，信號(hào)完整性分析，高速數(shù)據(jù)傳輸中北大學(xué)學(xué)位論文 recorder performance improvement. In addition, this research in this dissertation also could be as a reference to the image data with high speed and high capacity. Key words： US