一種高速串行數(shù)據(jù)傳輸系統(tǒng)的設(shè)計與實現(xiàn).pdf

1、為了完成高速串行數(shù)據(jù)存儲任務(wù)，本文在詳細(xì)學(xué)習(xí)高速串行傳輸技術(shù)的基礎(chǔ)上，采用FPGA芯片作為平臺，利用串行接口來傳輸數(shù)據(jù)。本文所設(shè)計系統(tǒng)的前端使用數(shù)據(jù)采集模塊對模擬數(shù)據(jù)進(jìn)行采樣，然后選用Xilinx公司的Virtex6芯片作為控制器對采樣得到的數(shù)據(jù)進(jìn)行處理，最后把經(jīng)控制器處理之后的數(shù)據(jù)送至存儲控制芯片，存儲控制芯片可以通過SATA2.0接口把數(shù)據(jù)存進(jìn)SSD磁盤，也可以把存進(jìn)SSD中的數(shù)據(jù)回讀出來并通過專用的高速接口存入上位機，從而完成整個

2、數(shù)據(jù)采集傳輸與存儲過程。本文所做工作主要包括：
　　1.在熟悉高速模數(shù)轉(zhuǎn)換器ADS42JB69的結(jié)構(gòu)及原理的基礎(chǔ)上，使用ADC實現(xiàn)可靠高速數(shù)據(jù)采樣任務(wù)；
　　2.對吉比特收發(fā)器GTX的組織架構(gòu)，供電網(wǎng)絡(luò)、參考時鐘、復(fù)位問題，GTX的編碼機制以及字節(jié)對齊功能進(jìn)行了深入的研究。在此基礎(chǔ)之上選用簡單易操作、可塑性強的IP核來配置GTX接口，而非直接通過編碼來操作內(nèi)部結(jié)構(gòu)復(fù)雜的GTX收發(fā)器。同時，還采用GTX自帶的環(huán)回機制對其自身的

3、通信質(zhì)量進(jìn)行了測試；
　　3.通過對TLK2711A芯片的學(xué)習(xí)，提出一種高效的編碼方法和傳輸控制機制，并將該方法應(yīng)用于高速串行收發(fā)器TLK，從而完成了板間數(shù)據(jù)傳輸；
　　4.通過MIG核來控制DDR3的讀寫操作，利用DDR3 SDRAM設(shè)計出大容量緩存模塊；
　　5.本文核心的工作集中在數(shù)據(jù)管理模塊的設(shè)計，該模塊是數(shù)據(jù)采集模塊和存儲控制模塊的樞紐。數(shù)據(jù)管理模塊的主要工作包括采集存儲過程中的數(shù)據(jù)信道化處理，以及通過狀態(tài)機