verilog考試題

1、第 1 頁 共 8 頁西 安 電 子 科 技 大 學(xué)考試時(shí)間 考試時(shí)間 分鐘 分鐘試 題題號(hào) 題號(hào) 一 二 三 四 五 六 七 八 九 十 總分 總分分?jǐn)?shù) 分?jǐn)?shù)1. 1.考試形式：閉（開）卷； 考試形式：閉（開）卷；2. 2.本試卷共 本試卷共 四 大題，滿分 大題，滿分 100 100 分。 分。班級(jí) 班級(jí) 學(xué)號(hào) 學(xué)號(hào) 姓名 姓名 任課教師

2、 任課教師 一、 一、 選擇題（每題 選擇題（每題 2 分，共 分，共 18 分） 分）1. 1. 下面哪個(gè)是可以用 下面哪個(gè)是可以用 verilog verilog 語言進(jìn)行描述，而不能用 語言進(jìn)行描述，而不能用 VHDL VHDL 語言進(jìn)行 語言進(jìn)行描述的級(jí)別？（ 描述的級(jí)別？（ A ）(A) (A) 開關(guān)級(jí) 開關(guān)級(jí) (B) (B)門電路級(jí) 門電路級(jí) (C) (C) 體系結(jié)構(gòu)級(jí) 體系結(jié)構(gòu)級(jí)

3、 (D) (D) 寄存器傳輸級(jí) 寄存器傳輸級(jí)2. 2.在 verilog verilog 中，下列語句哪個(gè)不是分支語句？（ 中，下列語句哪個(gè)不是分支語句？（ D ）(A) (A) if-else if-else (B) (B) case case (C) (C) casez casez (D) (D) repeat repeat3．下列哪些 ．下列哪些 Verilog Verilog 的基本門級(jí)元件是多輸出（ 的基本門級(jí)元

4、件是多輸出（ D ）(A) (A) nand nand (B) (B) nor nor (C) (C) and and (D) (D) not not4．Verilog Verilog 連線類型的驅(qū)動(dòng)強(qiáng)度說明被省略時(shí)，則默認(rèn)的輸出驅(qū)動(dòng)強(qiáng)度 連線類型的驅(qū)動(dòng)強(qiáng)度說明被省略時(shí)，則默認(rèn)的輸出驅(qū)動(dòng)強(qiáng)度為（ 為（ B ）(A) (A) supply supply (B) (B) strong strong (C) (C) pull pul

5、l (D) (D) weak weak5. 5.元件實(shí)例語句“ 元件實(shí)例語句“notif1 notif1 #(1:3:4,2:3:4,1:2:4) #(1:3:4,2:3:4,1:2:4) U1(out,in,ctrl); U1(out,in,ctrl);”中 ”中截至延遲的典型值為（ 截至延遲的典型值為（ B ）(A) (A) 1 (B) (B) 2 (C) (C) 3 (D) (D) 46．已知 ．已知 “a =1b =1

6、b’1; 1; b=3b'001; b=3b'001;”那么 ”那么{a,b} {a,b}＝（ ＝（ C ）(A) (A) 4b 4b'0011 0011 (B) (B) 3b 3b'001 001 (C) (C) 4b 4b'1001 1001 (D) (D) 3b 3b'101 101第 3 頁 共 8 頁三、 三、 畫波形題（每題 畫波形題（每題 8 分，共 分，共 16 分）

7、 分）1. 根據(jù)下面的程序，畫出產(chǎn)生的信號(hào)波形（ 根據(jù)下面的程序，畫出產(chǎn)生的信號(hào)波形（8分） 分）module para_bloc_nested_in_seri_bloc(A,B);output A,B;reg a,b;initialbeginA=0;B=1;#10 A=1;forkB=0;#10 B=1;#20 A=0;join#10 B=0;#10 A=1;B=1;endendmodule 2. 根據(jù)下面的程序，畫出產(chǎn)生的信號(hào)波