基于FPGA的視頻圖像邊緣檢測(cè)優(yōu)化設(shè)計(jì).pdf

1、圖像處理技術(shù)已經(jīng)逐漸融入人們的日常生活之中，其特點(diǎn)是數(shù)據(jù)運(yùn)算量大、處理速度高?，F(xiàn)場(chǎng)可編程器件(FPGA)，其豐富的內(nèi)部邏輯存儲(chǔ)資源、高處理速度和可移植性等，使其廣泛應(yīng)用在實(shí)時(shí)圖像處理中。
　　本文設(shè)計(jì)采用Altera公司的FPGA芯片，使用Verilog HDL硬件描述語(yǔ)言編寫(xiě)。結(jié)合QuartusⅡ以及ModelSim仿真驗(yàn)證，實(shí)現(xiàn)系統(tǒng)FPGA實(shí)時(shí)Sobel圖像邊緣檢測(cè)優(yōu)化設(shè)計(jì)。通過(guò)系統(tǒng)方案論證設(shè)計(jì)出硬件方案，其中主要包括視頻圖像

2、采集、SDRAM緩存存儲(chǔ)、中值濾波、Sobel邊緣檢測(cè)優(yōu)化算法運(yùn)算和VGA顯示。首先，通過(guò)CMOS攝像頭采集實(shí)時(shí)視頻圖像，然后經(jīng)過(guò)FPGA數(shù)據(jù)格式轉(zhuǎn)為二值圖像緩存至SDRAM中，再?gòu)腟DRAM中讀取數(shù)據(jù)進(jìn)行快速中值濾波降噪處理，濾波后數(shù)據(jù)送入Sobel邊緣檢測(cè)優(yōu)化算法模塊，最后將系統(tǒng)算法設(shè)計(jì)結(jié)果在VGA本地實(shí)時(shí)顯示。在設(shè)計(jì)過(guò)程中，充分利用硬件資源的前提下，通過(guò)算法改進(jìn)和優(yōu)化，盡可能發(fā)揮FPGA并行性和流水線(xiàn)操作結(jié)構(gòu)的優(yōu)勢(shì)。
　　本