基于Virtex-6的四通道信號采集與發(fā)生控制模塊的設(shè)計與實(shí)現(xiàn).pdf

1、在電子技術(shù)領(lǐng)域，信號的測量過程包括兩部分：對信號采集過程和信號發(fā)生過程的測量。信號采集系統(tǒng)通常需要由傳感器和ADC（模數(shù)轉(zhuǎn)換器）來完成，信號發(fā)生系統(tǒng)通常需要由信號產(chǎn)生模塊和DAC（數(shù)模轉(zhuǎn)換器）來完成。
　　本論文旨在設(shè)計基于Virtex-6的四通道信號采集與發(fā)生控制模塊，信號采集與發(fā)生控制模塊直接關(guān)系到ADC和DAC的配置。論文對ADC的采樣率為240 MSPS且為雙通道模擬輸入，選定了ADC的型號為ADS62P49。對DAC的更

2、新速率為480 MSPS且為雙通道模擬輸出，選定DAC的型號為DAC3283。再根據(jù)ADS62P49和DAC3283輸入時鐘的要求選定專用時鐘芯片—AD9518。
　　然后，針對以上三種芯片分別進(jìn)行了 FPGA邏輯設(shè)計。FPGA邏輯設(shè)計概括為五部分：第一，AD9518、ADC和DAC的SPI配置模塊。第二，AD9518、ADC和DAC的SPI配置仿真模塊。第三， ADS62P49到DAC3283的數(shù)據(jù)轉(zhuǎn)換處理模塊。第四，DAC32

3、83的數(shù)據(jù)同步時鐘信號、幀信號和發(fā)送使能信號產(chǎn)生模塊。第五，方便直接測試DAC功能的DDS模塊（產(chǎn)生正弦波和方波信號）。該控制模塊是后續(xù)設(shè)計FPGA動態(tài)可重構(gòu)系統(tǒng)的必要前提。設(shè)計FPGA動態(tài)重構(gòu)系統(tǒng)，有利于提高系統(tǒng)的可靠性，并且使系統(tǒng)具有故障自修復(fù)的功能。之所以選擇A/D和D/A作為驗(yàn)證手段，是因?yàn)锳/D和D/A在電子系統(tǒng)最常見也最典型。
　　論文的最后，使用ChipScope對ADC的采樣數(shù)據(jù)進(jìn)行了分析，并對DAC進(jìn)行了性能測試