高速數(shù)字解調(diào)器定時(shí)及載波同步技術(shù)研究與實(shí)現(xiàn).pdf

1、數(shù)字通信技術(shù)的不斷發(fā)展，使得對(duì)數(shù)據(jù)傳輸速率的需求以摩爾定律的方式增長(zhǎng)。對(duì)高碼率解調(diào)，目前的串行解調(diào)方式已經(jīng)難以滿足要求。因此，迫切需要對(duì)高速解調(diào)器的并行解調(diào)架構(gòu)以及并行定時(shí)同步、載波同步等關(guān)鍵技術(shù)的進(jìn)行研究，為高速數(shù)據(jù)解調(diào)提供可靠的理論依據(jù)和實(shí)現(xiàn)手段。
　　本文首先從設(shè)計(jì)要求出發(fā)，構(gòu)建了基于APRX(All-Digital Parallel Receiver)的頻域并行高速解調(diào)架構(gòu)，闡述了高速解調(diào)器的總體工作流程。接著對(duì)流程中定時(shí)

2、同步和載波同步兩個(gè)關(guān)鍵技術(shù)進(jìn)行需求分析。
　　對(duì)于定時(shí)同步，通過分析早遲門、Gardner、O&M算法優(yōu)缺點(diǎn)，選用了具有無偏估計(jì)性質(zhì)且易于FPGA實(shí)現(xiàn)的O&M算法作為定時(shí)誤差估計(jì)算法，仿真分析了算法中符號(hào)累積長(zhǎng)度，推導(dǎo)得出了定時(shí)誤差估計(jì)及頻域校正的FPGA并行實(shí)現(xiàn)結(jié)構(gòu)，并給出了實(shí)現(xiàn)電路和邏輯仿真。MATLAB仿真結(jié)果表明，并行定時(shí)同步算法對(duì)載波頻偏相偏不敏感，能以捕獲后0.1％的抖動(dòng)實(shí)現(xiàn)定時(shí)同步，且適用于QAM/PSK調(diào)制信號(hào)。<

3、br>　　對(duì)載波同步，在傳統(tǒng)面向判決法和極性判決法的基礎(chǔ)上，構(gòu)建了一種高效的雙模載波同步算法。捕獲階段采用鑒頻鑒相法(PFD)完成對(duì)頻偏的快速捕獲，跟蹤階段則切換到相位抖動(dòng)較小的鑒相（PD）算法，從而解決相位抖動(dòng)和收斂速度間的矛盾。在邏輯設(shè)計(jì)中添加增益調(diào)節(jié)電路實(shí)現(xiàn)對(duì)信號(hào)幅值的歸一化處理；設(shè)計(jì)了載波同步的并行實(shí)現(xiàn)結(jié)構(gòu)，提出了QAM/PSK信號(hào)PD判決模塊的簡(jiǎn)易實(shí)現(xiàn)算法，介紹了PD判決模塊、DDS模塊和狀態(tài)轉(zhuǎn)換模塊的邏輯實(shí)現(xiàn)電路，并給出了相

4、應(yīng)的邏輯仿真。最后通過MATLAB仿真，驗(yàn)證了雙模載波同步算法具有較大的頻率捕獲范圍和較小的相位跟蹤誤差的特點(diǎn)，且該算法適用于QAM/PSK調(diào)制信號(hào)。
　　最后，給出了測(cè)試平臺(tái)，并對(duì)其關(guān)鍵器件進(jìn)行了選型介紹。分別在MATLAB定點(diǎn)輸入和實(shí)際AD采樣數(shù)據(jù)輸入情況下，對(duì)定時(shí)同步和載波同步進(jìn)行了功能測(cè)試。結(jié)果表明，并行定時(shí)同步能獲得最大信噪比的符號(hào)峰值點(diǎn)數(shù)據(jù)，且固定出現(xiàn)在第一路；并行載波同步能實(shí)現(xiàn)101KHz MHz??的頻偏捕獲，滿足