低電壓電路最低能量優(yōu)化方法的研究.pdf

1、能量消耗的瓶頸對(duì)于許多消費(fèi)電子應(yīng)用而言是至關(guān)重要的。隨著芯片工作電壓的不斷降低，單個(gè)周期內(nèi)的動(dòng)態(tài)能量消耗呈平方關(guān)系下降，而與此同時(shí)漏電能量的消耗卻呈現(xiàn)指數(shù)性增加。為了確定使電路在單個(gè)周期內(nèi)的平均能量消耗最低時(shí)的工作電壓，本文重點(diǎn)研究了低電壓電路的最低能量優(yōu)化方法。
　　為了實(shí)現(xiàn)電路的最低能量設(shè)計(jì)，本文首先對(duì)數(shù)字CMOS電路的能量消耗進(jìn)行建模。在這個(gè)過程中，本文在諸多學(xué)者的研究基礎(chǔ)上通過最小平方擬合的方法提取了SMIC40nm LV

2、T工藝下的近閾值導(dǎo)通電流模型、單元延時(shí)模型的工藝相關(guān)參數(shù)。此外，基于BSIM4模型，通過合理的假設(shè)和近似，建立了一個(gè)新的隨工作電壓變化的電容模型。隨后，將以上模型進(jìn)行整合得到電路的能量模型。
　　其次，探討了一種新的最低能量設(shè)計(jì)流程。流程實(shí)現(xiàn)主要分為三個(gè)部分:(1)構(gòu)建單元尺寸特征庫;(2)結(jié)合電路的翻轉(zhuǎn)信息和單元尺寸特征庫，計(jì)算出整個(gè)電路的“尺寸”;(3)將電路的“尺寸”代入到電路的能量模型，計(jì)算出能量的消耗。其中，單元尺寸特征

3、庫分為:柵電容尺寸特征庫、擴(kuò)散電容尺寸特征庫和等效寬尺寸特征庫。
　　最后，對(duì)ARM Cortex M3電路的3種特定運(yùn)行模式進(jìn)行了最低能量設(shè)計(jì)，這3種模式分別為Dhrystone程序在硬件上運(yùn)行時(shí)間∶休眠時(shí)間=9∶1/5∶5/1∶9。電路在這3種運(yùn)行模式下的能量消耗最低時(shí)的工作電壓的預(yù)測(cè)值分別為0.40V、0.47V和0.58V，對(duì)應(yīng)的能量消耗為2.95p J/cycle、1.88p J/cycle和0.46pJ/cycle。隨