應用于高速串行通信的部分響應均衡技術的設計與實現(xiàn).pdf

1、隨著信息化時代的快速發(fā)展，人們對通信系統(tǒng)的帶寬要求日益增加，作為減少碼間干擾的主要措施，均衡技術得到了廣泛的應用。其中，部分響應均衡技術因其可以有效實現(xiàn)更高速率串行通信，而越來越成為國內外的研究的熱點。
　　本文基于CMOS0.18μm工藝設計實現(xiàn)了應用于10Gb/s高速串行通信中的部分響應均衡器。該均衡器采用兩路過采樣結構并結合信道固有的頻率衰減特性，在接收端得到了雙二進制信號，從而減小了高速串行通信中的帶寬需求。為了進一步增強

2、部分響應均衡器的性能，采用了高頻峰化技術以及負載電阻和源極電容校準技術，以應對由于工藝角變化帶來的延時偏差的影響。包括焊盤在內的芯片面積為0.835×0.715mm2，在1.8V電源電壓下的功耗為224mW。后仿結果表明，本文設計的均衡器能夠有效工作在10Gb/s速率下，并且獲得超過70％的眼圖張開度。本文設計的均衡器已經(jīng)流片并進行了測試。
　　為了實現(xiàn)整個通信鏈路的設計，本文還研究了雙二進制均衡的預編碼以及解碼器結構，并完成了高