2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩69頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、隨著信息技術(shù)的高速發(fā)展,在通信的各個領(lǐng)域,數(shù)據(jù)傳輸量迅速增長。近年來,由于CMOS技術(shù)迅速發(fā)展,芯片內(nèi)的時鐘頻率已經(jīng)達(dá)到GHz級[1],而在傳輸線路方面,傳統(tǒng)的并行接口的遠(yuǎn)距離傳輸線路復(fù)雜度等問題成為了其提高數(shù)據(jù)傳輸?shù)钠款i。然而,應(yīng)用于光纖通信的串行接口技術(shù)—串行器/解串器(SerDes),由于其具有更高的數(shù)據(jù)吞吐量、更低的功耗和更高的可靠性等優(yōu)點,正逐步取代傳統(tǒng)的并行接口技術(shù)而成為高速接口技術(shù)的主流。因此,開發(fā)具有自主知識產(chǎn)權(quán)的,高性

2、能的SerDes系統(tǒng),對推動我國通信產(chǎn)業(yè)的發(fā)展具有重大的意義。
   本文主要研究了高速SerDes中的字對齊電路,分別采用了半定制設(shè)計方法與全定制設(shè)計方法完成電路的設(shè)計與實現(xiàn)。根據(jù)SerDes系統(tǒng)的特點,在研究比較了三種字對齊電路結(jié)構(gòu)之后,確定并行結(jié)構(gòu)作為本文的研究對象。對于半定制設(shè)計,采用了流水線設(shè)計技術(shù)提高電路的工作速率,并基于TSMC0.18μmCMOS工藝,完成電路的設(shè)計與實現(xiàn)。芯片的測試結(jié)果表明:在1.8V的電源電壓

3、下,電路最高工作速率達(dá)到了8Gb/s,在6.25Gb/s工作速率條件下,字對齊電路的平均工作電流為10.08mA。
   在完成半定制設(shè)計的基礎(chǔ)上,為研究設(shè)計更高性能的SerDes電路,本文接著設(shè)計了一個全定制10Gb/s字對齊電路,其中重點研究了各子模電路的結(jié)構(gòu)以及整體電路的時序優(yōu)化。該電路已采用TSMC0.18μmCMOS工藝實現(xiàn)并流片,整體電路版圖面積為1.025×0.775mm2,后仿真結(jié)果表明:在1.8V的電源和SS工

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論