數(shù)字陣列雷達(dá)回波信號(hào)模擬器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在數(shù)字陣列雷達(dá)系統(tǒng)的研制過程中，需要在不同的目標(biāo)、干擾及噪聲環(huán)境下對(duì)系統(tǒng)的數(shù)字波束形成(DBF)處理器和信號(hào)處理器的性能進(jìn)行測(cè)試和驗(yàn)證。由于成本和實(shí)驗(yàn)條件的限制、天氣環(huán)境等因素的影響，數(shù)字陣列雷達(dá)系統(tǒng)各項(xiàng)性能及指標(biāo)的測(cè)試難以在真實(shí)環(huán)境中進(jìn)行，需要專用的信號(hào)模擬器。因此研制數(shù)字陣列雷達(dá)回波信號(hào)模擬器具有十分重要的意義。
　　本文針對(duì)某數(shù)字陣列雷達(dá)系統(tǒng)的需求，研制了一款數(shù)字陣列雷達(dá)回波信號(hào)模擬器。該模擬器采用基于FPGA的測(cè)試工裝電路

2、和上位機(jī)軟件的實(shí)現(xiàn)方案。上位機(jī)軟件發(fā)送控制指令及回波參數(shù)指令，控制測(cè)試工裝電路模擬產(chǎn)生包含干擾和噪聲的80通道回波基帶數(shù)字信號(hào)，并通過8路2.5Gbps速率的光纖通道與DBF處理器互聯(lián)，同時(shí)控制測(cè)試工裝接收DBF處理器數(shù)字波束形成后的結(jié)果，進(jìn)行DBF處理器同時(shí)多波束方向圖性能、抗干擾性能測(cè)試等。
　　系統(tǒng)聯(lián)調(diào)結(jié)果表明，所研制的數(shù)字陣列雷達(dá)回波信號(hào)模擬器，可以正確的產(chǎn)生給定距離、速度和角度的目標(biāo)回波;可根據(jù)需要加入功率可控的壓制性干