用于FCoE傳輸接口的DMA控制器設計及其FPGA仿真.pdf

1、在當今的大數(shù)據(jù)時代，以10Gbps光纖以太網(wǎng)（Fibre Channel over Ethernet，F(xiàn)CoE）為代表的網(wǎng)絡融合技術，通過FCoE傳輸接口適配器對存儲區(qū)域網(wǎng)絡和以太網(wǎng)進行融合，是解決當前數(shù)據(jù)中心布線復雜、接口種類繁多、能源消耗大、管理成本高的重要部署方案之一。
　　本研究以FCoE傳輸接口適配器SoPC系統(tǒng)為應用目標，針對其高速數(shù)據(jù)傳輸和SR-IOV虛擬化時多通道傳輸?shù)男枨?，基于FPGA設計了一款支持多通道選擇機制

2、、S/G（Scatter/Gather）模式、鏈表描述符的存儲與解析以及AXI4（Advanced eXtensible Interface）總線協(xié)議的DMA控制器。該控制器通過鏈表描述符配置DMA控制器的方式實現(xiàn)數(shù)據(jù)在S/G模式下的DMA傳輸，以提高離散數(shù)據(jù)的傳輸速率；將原本由MPU完成的描述符存儲與解析交由控制器完成，以提高MPU的工作效率；以異步FIFO（First In First Out）實現(xiàn)跨時鐘域處理；采用時間片輪詢法作為

3、優(yōu)先級仲裁策略實現(xiàn)多通道選擇機制，最大可支持32個通道，8級優(yōu)先級。采用Verilog-HDL語言設計上述控制器，主要模塊包括異步FIFO模塊、通道選擇模塊、S/G引擎模塊、描述符和寄存器管理模塊；利用ISE開發(fā)套件中的ISim和 XST工具對子模塊和控制器整體進行了功能仿真和綜合，并在 Xilinx Virtex-6 ML605 FPGA開發(fā)板上進行了板級測試；最后將DMA控制器與DDR3 SDRAM控制器和DDR3 SDRAM仿真模