基于Zynq的DCS控制器的設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩66頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、DCS控制系統(tǒng)最核心的部分就是控制器，所有的控制算法和控制邏輯都是在控制器中設(shè)計(jì)和實(shí)現(xiàn)的，控制器的性能直接影響到整個(gè)DCS控制系統(tǒng)的實(shí)時(shí)性和可靠性等綜合性能。設(shè)計(jì)接口豐富、高性能的DCS控制器對(duì)提高分散控制系統(tǒng)和其它自動(dòng)化控制系統(tǒng)的整體水平有著重要的意義。
　　本文介紹了DCS系統(tǒng)的發(fā)展歷史和當(dāng)前國(guó)內(nèi)外的發(fā)展?fàn)顩r。調(diào)研分析了DCS控制系統(tǒng)在自動(dòng)控制中的應(yīng)用情況以及DCS控制器的設(shè)計(jì)架構(gòu)。通過對(duì)比不同架構(gòu)的DCS控制系統(tǒng)在可擴(kuò)展性通

2、訊接口、運(yùn)算速度、硬件成本等方面的優(yōu)缺點(diǎn)，結(jié)合對(duì)多款CPU芯片的調(diào)研結(jié)果，本文提出了基于Zynq芯片的DCS控制器設(shè)計(jì)架構(gòu)。首先，基于雙核ARM與FPGA于一體的Zynq芯片作為DCS控制器的CPU，完成控制器的總體設(shè)計(jì)方案。其次，使用Zynq的ARM實(shí)現(xiàn)CPU的最小系統(tǒng)，通過Zynq的FPGA實(shí)現(xiàn)RS485、以太網(wǎng)、LVDS、對(duì)時(shí)電路等通訊接口。Zynq中的ARM和FPGA采用AXI總線通信，通信速率快，數(shù)據(jù)吞吐力高，而且功耗低，占用

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論