基于PCIe的高速數(shù)據(jù)采集卡的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁
已閱讀1頁，還剩79頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、隨著數(shù)據(jù)采集系統(tǒng)的廣泛應(yīng)用，國內(nèi)與國外的技術(shù)水平仍存在一定的差距，研發(fā)一款具有自主知識(shí)產(chǎn)權(quán)的高速數(shù)據(jù)采集系統(tǒng)顯得越來越迫切，本論文課題背景是研究一款6GSPS采樣率、1GHz帶寬的高速數(shù)據(jù)采集卡，本論文主要研究的內(nèi)容是基于PCIe總線技術(shù)的高速AD采集卡的數(shù)據(jù)存儲(chǔ)與控制。
　　在硬件設(shè)計(jì)中，為了提高系統(tǒng)的采樣速率，采用兩片 ADC芯片時(shí)間并行交替采樣的方法。在可編程邏輯設(shè)計(jì)中，F(xiàn)PGA作為設(shè)計(jì)的主控模塊，采用模塊化的設(shè)計(jì)思路使用V

2、HDL語言實(shí)現(xiàn)對(duì)FPGA的控制，邏輯設(shè)計(jì)部分主要包括：基于SPI的串行通信設(shè)計(jì)實(shí)現(xiàn)時(shí)鐘芯片以及ADC芯片內(nèi)部寄存器的配置；使用FPGA內(nèi)部資源MIG控制核實(shí)現(xiàn)DDR2 SDRAM高速數(shù)據(jù)的存取和讀寫控制；數(shù)據(jù)采集卡與上位機(jī)的通信采用PCIe總線接口，使用可編程邏輯的器件Virtex5芯片生成PCIe端點(diǎn) IP核的方法實(shí)現(xiàn)，從而大大縮短了開發(fā)周期，簡化了設(shè)計(jì)流程；設(shè)計(jì)基于DMA方式的PCIe總線傳輸，數(shù)據(jù)傳輸過程中，不需要占用CPU資源卻

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論