8通道PipelineADC的研究.pdf

1、隨著無(wú)線通信技術(shù)、集成電路的快速發(fā)展，高速高精度的模數(shù)轉(zhuǎn)換器，繼續(xù)成為一個(gè)現(xiàn)代通信系統(tǒng)的主要構(gòu)建模塊。目前，在高速與高精度之間達(dá)到最好折中的模數(shù)轉(zhuǎn)換器只有流水線模數(shù)轉(zhuǎn)換器（Pipeline ADC）。經(jīng)過(guò)長(zhǎng)期研究，這種結(jié)構(gòu)的單通道Pipeline ADC的性能在特定條件下基本達(dá)到了極限，尤其是轉(zhuǎn)換速率。
　　在這種背景下，多通道Pipeline ADC突破了單通道Pipeline ADC采樣率的瓶頸。但是，通道之間的失配影響著多通

2、道Pipeline ADC的精度。這種失配包括：失調(diào)、增益、帶寬、參考電壓、采樣時(shí)刻等的偏差。
　　目前，隨著電子設(shè)備工作速率的提高，應(yīng)用在其中的ADC的轉(zhuǎn)換速率也需要提高。提高采樣率的方法有兩種，一種是改善工藝，另一種就是用多通道ADC并行工作來(lái)達(dá)到較高采樣率，由于目前工藝已經(jīng)比較先進(jìn)了，因此一般采取第二種方法。當(dāng)對(duì)一個(gè)模擬信號(hào)進(jìn)行處理時(shí)，可以將信號(hào)通過(guò)一個(gè)多路選擇器對(duì)通道進(jìn)行選擇，選中的通道對(duì)此刻的輸入信號(hào)進(jìn)行處理，多通道交替

3、對(duì)模擬輸入信號(hào)進(jìn)行采樣，這樣就可以提高采樣率。因此，本文設(shè)計(jì)了一種8通道的Pipeline ADC，此設(shè)計(jì)中子通道ADC的精度為14比特，采樣率為12.5 MHz，那么8通道就可以獲得100 MHz的采樣率。在0.5μm CSMC CMOS的工藝條件下，根據(jù)增益、帶寬、功耗、噪聲等的折中考慮，確定了子通道ADC由12級(jí)1.5比特和1級(jí)2比特Flash ADC組成。其中，兩相不交疊時(shí)鐘分別控制奇數(shù)子級(jí)與偶數(shù)子級(jí)交替工作，各級(jí)經(jīng)過(guò)延遲對(duì)準(zhǔn)與

4、冗余校準(zhǔn)，最終由雙端口輸出14位數(shù)字信號(hào)。
　　在8通道的Pipeline ADC的子通道ADC中，設(shè)計(jì)了關(guān)鍵電路模塊：余量增益電路、跨導(dǎo)運(yùn)算放大器、動(dòng)態(tài)比較器、共模反饋電路和延時(shí)校準(zhǔn)電路；在系統(tǒng)級(jí)電路中，設(shè)計(jì)了關(guān)鍵的芯片級(jí)模塊：參考電壓產(chǎn)生電路、帶隙基準(zhǔn)產(chǎn)生電路、偏置電流產(chǎn)生電路、時(shí)鐘控制電路、復(fù)位電路、時(shí)鐘樹(shù)。并對(duì)這些模塊以及整個(gè)系統(tǒng)進(jìn)行了仿真，基本能夠達(dá)到本設(shè)計(jì)的要求。最終用0.5μm CSMC CMOS工藝，三層金屬，兩層