一種8通道串行12位模數(shù)轉(zhuǎn)換器設(shè)計(jì).pdf

1、本文設(shè)計(jì)實(shí)現(xiàn)了一款12位8通道串行輸出接口的模數(shù)轉(zhuǎn)換器(ADC)芯片，電路結(jié)構(gòu)選用逐次逼近(SAR)轉(zhuǎn)換結(jié)構(gòu)，轉(zhuǎn)換器內(nèi)部集成了多路復(fù)用器、轉(zhuǎn)換寄存器和復(fù)合型DAC，實(shí)現(xiàn)了數(shù)字碼的串行輸出。其中基準(zhǔn)源電壓為4.096V，設(shè)計(jì)中通過(guò)性能優(yōu)化，溫度系數(shù)為15ppm/℃。比較器采用三級(jí)級(jí)聯(lián)的筘位比較器結(jié)構(gòu)形式，不僅較容易實(shí)現(xiàn)了高增益，還減小了傳輸延遲。DAC在總結(jié)改進(jìn)傳統(tǒng)單一結(jié)構(gòu)的基礎(chǔ)上，采用了電壓定標(biāo)和電荷定標(biāo)的復(fù)合式結(jié)構(gòu)，這種分段復(fù)合式結(jié)構(gòu)

2、不但避免了大電容引入的匹配性問(wèn)題，而且由于引入了電阻，減小了電路本身的線性誤差。 電路實(shí)現(xiàn)采用CSMC 0.5μm N阱雙層多晶雙層金屬(DPDM)工藝，芯片完整版圖面積為2.5×2.2mm<'2>。最后對(duì)流片后芯片進(jìn)行測(cè)試，測(cè)試結(jié)果顯示轉(zhuǎn)換時(shí)間為7.5μs，轉(zhuǎn)換精度達(dá)到12bits，正常工作電流為2.8mA，積分非線性(INL)和微分非線性(DNL)均小于1LSB。 此轉(zhuǎn)換器面積小、功耗低以及方便連接的串行接口方式，這