大功率器件用氮化鎢各向異性刻蝕工藝設(shè)計與實現(xiàn).pdf

1、氮化鎢是一種很重要的寬帶隙半導(dǎo)體材料。與其他半導(dǎo)體材料相比，氮化鎢的化學(xué)性質(zhì)不活潑，并且具有很強的化學(xué)鍵，但是高鍵能也使得在刻蝕氮化鎢時需要比其他半導(dǎo)體材料更高的激活能。同時氮化鎢還是一種具有優(yōu)良機械和熱穩(wěn)定性能的陶瓷材料，能夠很好的應(yīng)用到半導(dǎo)體的制作當(dāng)中。由此本文主要探討半導(dǎo)體材料當(dāng)中大功率器件氮化鎢各向異性刻蝕工藝。
　　本文主要研究和分析大功率器件氮化鎢各向異性刻蝕工藝的設(shè)計和實現(xiàn)。論文首先對研究背景及意義、國內(nèi)外與本課題相

2、關(guān)的半導(dǎo)體材料、刻蝕技術(shù)、氮化物半導(dǎo)體材料等研究資料進行綜述，并詳細(xì)闡述干法刻蝕和濕法刻蝕的基本原理及分類，為本文的研究奠定一定的理論基礎(chǔ)。結(jié)合氮化鎢各向異性的特性，選擇干法刻蝕作為主要的研究方法，具體設(shè)計了刻蝕工藝。本課題基于應(yīng)用材料公司的Centura型反應(yīng)離子刻蝕機對氮化鎢薄膜進行圖形化開發(fā)，采用CHF3/CF4作為刻蝕氣體，評估了射頻功率、工藝腔壓力、氣體流量等工藝參數(shù)對刻蝕性能的影響，優(yōu)化后的工藝菜單對下層襯底的Si及SiO2

3、的損失量具有較好的控制。
　　電學(xué)測試結(jié)果顯示，在0-5V區(qū)間，保持了良好的線性，電阻值曲線也沒有明顯的波動。整片硅片在5V電壓時，各個die的電阻值集中在243kΩ左右，并且保持良好的均勻性。當(dāng)前層的Si側(cè)壁形貌較直時，側(cè)壁底部的W2N在刻蝕后會留下殘留，引起局部短路，在電學(xué)測試中，PCM結(jié)構(gòu)的測試顯示異常;當(dāng)前層Si在淀積W2N之前利用Pre-clean處理后，側(cè)壁角度較小，側(cè)壁上的W2N在采用相同的刻蝕菜單時也能夠去除干凈。

4、基于這個機理，對前層Si進行了優(yōu)化，減小Si圖形側(cè)壁傾角。最終確認(rèn)了刻蝕工藝能夠滿足W2N刻蝕的需求，保證W2N去除干凈的情況下，對下層的損失量在可控范圍內(nèi)，并且，在片內(nèi)均勻性優(yōu)良。
　　本文所設(shè)計刻蝕工藝技術(shù)應(yīng)用到LDMOS器件實際生產(chǎn)中。達到了LDMOS芯片工藝制程要求:對下層襯底SiO2的過刻蝕損失量小于500埃，且氮化鎢刻蝕的側(cè)向線寬損失小于0.2μm，刻蝕的均勻性小于5％。使用該刻蝕技術(shù)研制的LDMOS器件在(485～6