基于混合糾錯(cuò)碼的可容錯(cuò)性高速緩存研究.pdf

1、較低的運(yùn)行功耗是微處理器最重要的設(shè)計(jì)需求之一，而降低供電電壓作為降低功耗最為有效的方法之一已經(jīng)被廣泛應(yīng)用，但是隨之產(chǎn)生的可靠性問(wèn)題卻越來(lái)越凸顯。作為占據(jù)處理器絕大部分面積又決定著處理器供電電壓能否持續(xù)降低的高速緩存，它的可靠性問(wèn)題已經(jīng)成為處理器低功耗設(shè)計(jì)的難點(diǎn)和關(guān)鍵點(diǎn)。業(yè)界對(duì)低電壓下Cache的可靠性問(wèn)題已經(jīng)進(jìn)行了深入的探索，本文在此基礎(chǔ)上展開(kāi)研究，主要內(nèi)容和創(chuàng)新點(diǎn)歸納如下:
　　1.故障建模及基于故障注入的模擬器實(shí)現(xiàn)。通過(guò)對(duì)高速

2、緩存的故障類型及其產(chǎn)生機(jī)理進(jìn)行深入的研究分析，為本文實(shí)驗(yàn)故障進(jìn)行建模。并通過(guò)研究分析各類故障注入技術(shù)優(yōu)缺點(diǎn)，同時(shí)結(jié)合本文實(shí)際，設(shè)計(jì)實(shí)現(xiàn)了基于故障注入的CK-CPU模擬器并驗(yàn)證。
　　2.基于混合糾錯(cuò)碼的可容錯(cuò)性Cache研究?；谂K數(shù)據(jù)正確性必須由CPU處理器保證，而干凈數(shù)據(jù)可由片外恢復(fù)的數(shù)據(jù)特征，提出了一種基于混合糾錯(cuò)碼的可容錯(cuò)性Cache結(jié)構(gòu)。該結(jié)構(gòu)將Cache分為多比特糾錯(cuò)碼保護(hù)區(qū)域(MECC區(qū)域)和單比特糾錯(cuò)碼保護(hù)區(qū)域（S