基于高層綜合方法的連通域標(biāo)記算法硬件加速研究.pdf

1、在彈載成像末制導(dǎo)系統(tǒng)中，需要快速地對圖像進(jìn)行目標(biāo)檢測、分割、連通域標(biāo)記等處理。然而實(shí)時(shí)采集的序列圖像包含的數(shù)據(jù)量非常大，采用傳統(tǒng)運(yùn)算方式進(jìn)行連通域標(biāo)記耗時(shí)較長，會(huì)嚴(yán)重影響后續(xù)目標(biāo)跟蹤識(shí)別等任務(wù)的實(shí)時(shí)性。因此，采用硬件加速模塊完成連通域標(biāo)記對解決系統(tǒng)瓶頸問題具有重要意義。本課題研究面向末制導(dǎo)應(yīng)用的連通域標(biāo)記算法的硬件加速技術(shù)。針對傳統(tǒng)硬件電路設(shè)計(jì)效率不高，難于獲得最優(yōu)設(shè)計(jì)的問題，本文采用基于高層綜合的方法進(jìn)行連通域標(biāo)記算法的硬件加速。其具

2、體研究內(nèi)容如下：
　　針對大多快速連通域標(biāo)記算法在通用平臺(tái)上性能良好，而在彈載末制導(dǎo)系統(tǒng)下表現(xiàn)不佳，無法滿足實(shí)時(shí)性要求的問題。本文通過對不同連通域標(biāo)記算法特點(diǎn)的分析，提出了一種利用兩層樹結(jié)構(gòu)進(jìn)行等價(jià)標(biāo)號處理的二次掃描連通域標(biāo)記算法。該算法具有較好的并行結(jié)構(gòu)和流水處理結(jié)構(gòu)，適合進(jìn)行硬件加速實(shí)現(xiàn)。仿真結(jié)果表明，采用兩層樹的等價(jià)處理結(jié)構(gòu)較三層樹的等價(jià)標(biāo)號處理結(jié)構(gòu)效率要高。
　　針對傳統(tǒng)硬件電路設(shè)計(jì)存在的問題：涉及很多手工步驟，非常

3、耗時(shí)，導(dǎo)致系統(tǒng)開發(fā)周期長；設(shè)計(jì)修改困難，容易導(dǎo)致非最優(yōu)的設(shè)計(jì)；系統(tǒng)設(shè)計(jì)域與硬件設(shè)計(jì)域存在的鴻溝使得電路功能出現(xiàn)較大變數(shù)；本文采用基于高層綜合工具的方法進(jìn)行硬件電路設(shè)計(jì)，通過對高層綜合工具Catapult C的研究，總結(jié)了如何編寫可綜合的C/C++代碼以生成目標(biāo) RTL代碼的相關(guān)設(shè)計(jì)規(guī)范。對提出的連通域標(biāo)記算法進(jìn)行了C綜合，并對生成的RTL代碼進(jìn)行了時(shí)序仿真及邏輯綜合，驗(yàn)證了算法轉(zhuǎn)化前后實(shí)現(xiàn)的功能一致。綜合結(jié)果表明，該硬件電路消耗的邏輯資