基于LVDS的圖像數(shù)據(jù)測(cè)試裝置的設(shè)計(jì)和實(shí)現(xiàn).pdf

1、在航天測(cè)試領(lǐng)域，經(jīng)常需要對(duì)系統(tǒng)所處環(huán)境的關(guān)鍵參數(shù)進(jìn)行測(cè)試、存儲(chǔ)以及后期的數(shù)據(jù)處理和分析，以便對(duì)后續(xù)的科研提供參考依據(jù)。本文針對(duì)航天試驗(yàn)需用的測(cè)試系統(tǒng)要求實(shí)時(shí)、高速、長(zhǎng)線傳輸?shù)奶攸c(diǎn)，設(shè)計(jì)了基于LVDS的圖像數(shù)據(jù)記錄器地面測(cè)試裝置，主要用于記錄器的生產(chǎn)和調(diào)試時(shí)的單機(jī)測(cè)試，以及配合記錄器完成遙測(cè)系統(tǒng)的系統(tǒng)測(cè)試。另外，針對(duì)以往的地面測(cè)試裝置長(zhǎng)線傳輸速度慢的問題，該測(cè)試裝置采用抗干擾性強(qiáng)、高性能傳輸?shù)腖VDS接口技術(shù)，實(shí)現(xiàn)數(shù)據(jù)以300Mbit/s

2、傳輸50米雙絞線電纜。
　　本文詳細(xì)闡述了該測(cè)試裝置的設(shè)計(jì)工作，硬件電路采用FPGA為核心的邏輯控制器，USB接口電路與計(jì)算機(jī)進(jìn)行通信。裝置采用模塊化設(shè)計(jì)，詳細(xì)闡述了各模塊的硬件電路的設(shè)計(jì)及軟件設(shè)計(jì)邏輯思想與流程，且介紹了在硬件電路調(diào)試和程序調(diào)試過程中出現(xiàn)的問題并給出解決辦法。文中針對(duì)USB接口和LVDS接口兩端采用了FPGA內(nèi)部集成高速緩存的技術(shù)，極大地改善了數(shù)據(jù)傳輸速度與處理速率不匹配的狀況；對(duì)關(guān)鍵的指令控制信號(hào)采用面板開關(guān)產(chǎn)