基于FPGA的秒表檢定儀的設(shè)計.pdf

1、計時器，是時間計量專業(yè)常用的計量器具，可用來產(chǎn)生、記錄、測量和校準(zhǔn)時間信號。其中秒表不僅在國民經(jīng)濟各部門各領(lǐng)域、體育賽事等廣泛應(yīng)用，而且與人們的日常生活密不可分。因此，時間測量是否準(zhǔn)確、測量質(zhì)量如何評定就顯得尤為重要。
　　目前市場上的秒表檢定儀大多仍采用手動控制，工作量大，效率較低，在檢定過程中機械信號與電信號相互轉(zhuǎn)換所用的設(shè)備也沒有統(tǒng)一的標(biāo)準(zhǔn)規(guī)范，各個部門以及廠家都是根據(jù)具體情境選擇適合自己的設(shè)備。本文提出并設(shè)計了基于FPGA

2、的秒表檢定儀。設(shè)計中以機/電轉(zhuǎn)換電路和撞表機構(gòu)的設(shè)計為創(chuàng)新點，選用Cyclone器件EPM1C3T100C8N作為核心控制芯片，采用verilog編程語言，在Quartus II9.0軟件開發(fā)環(huán)境下進行數(shù)字電路的設(shè)計。時間基準(zhǔn)選取了50M的高穩(wěn)定度石英晶體振蕩器，四個數(shù)字伺服舵機MG995組成撞表機構(gòu)，完成對四個秒表自動撞擊動作，旋轉(zhuǎn)編碼器、8檔波段開關(guān)以及帶燈按鍵等共同完成系統(tǒng)整體控制，并以9位LED七段顯示器和三個LED指示燈作為顯

3、示部分，共同實現(xiàn)秒表檢定。檢定儀測量范圍為10s~24h，最小分辨率為1ms。
　　論文的創(chuàng)新點：
　　1.檢定儀機械夾具及撞表機構(gòu)的設(shè)計；
　　2.機電轉(zhuǎn)換電路設(shè)計及算法研究。
　　主要工作如下：
　　1.確定秒表檢定儀檢定依據(jù)，通過整體需求分析制定方案。
　　包括整體需求分析、器件選擇、軟硬件設(shè)計方案制定等方面。
　　2.設(shè)計檢定儀面板外殼、安裝電子秒表卡槽、撞表機構(gòu)，連接各個功能器件。