XDNP的FPGA原型驗證及開發(fā)板硬件電路設計.pdf

1、近些年互聯(lián)網(wǎng)呈現(xiàn)出爆炸式的發(fā)展，徹底的改變了人們的生活方式，人們不斷的提出新的網(wǎng)絡需求，以適應網(wǎng)絡帶來的變化。應對這種需求，網(wǎng)絡設備的核心——網(wǎng)絡處理器的設計變得尤為重要?，F(xiàn)代設計人員往往采用 MPSoC（多核片上系統(tǒng)）結(jié)構(gòu)，在節(jié)約成本的同時，大大提高網(wǎng)絡處理器性能。
　　XDNP網(wǎng)絡處理器也采用了MPSoC結(jié)構(gòu)，除了內(nèi)核控制單元，還集成了6個數(shù)據(jù)包處理器 PPE以及 SRAM、SDRAM和 FBI（快速總線接口）等功能單元。本文

2、首先搭建了XDNP硬件測試平臺，并通過此平臺，完成了XDNP的系統(tǒng)測試。
　　XDNP硬件測試平臺由上層測試板和下層 DEMO板構(gòu)成。測試板主要集成了包處理引擎專用芯片 eASIC PPE芯片和 Xilinx Virtex-4芯片，用于 XDNP硬件原型的實現(xiàn)；DEMO板集成了存儲器芯片以及外圍接口，用于實現(xiàn)網(wǎng)絡通信。本文的研究對象是上層測試板的設計，從芯片選型、接口電路以及原理圖設計等方面做了全面的闡述。其中，重點討論了芯片配置

3、電路、電源模塊和時鐘單元的設計，并對 PCB板進行了詳細的檢測與調(diào)試，確保測試板和核心芯片可以正常工作。
　　本文將 XDNP系統(tǒng)測試劃分為2個階段，首先通過相關(guān)指令驗證完成 eASIC PPE的芯片測試；其次，通過將8個慢口通信的微代碼下載到 XDNP中，并運行74Bytes ping包在8個慢口之間處理路由、轉(zhuǎn)發(fā)數(shù)據(jù)，完成 XDNP系統(tǒng)功能測試。測試結(jié)果表明，eASIC PPE芯片和 XDNP均能正常完成規(guī)定的功能。最后，通過