GaAs HBT超高速折疊內(nèi)插ADC芯片設(shè)計(jì)方法研究.pdf

1、模數(shù)轉(zhuǎn)換器(ADC)通過(guò)將采集的模擬信號(hào)轉(zhuǎn)換成數(shù)字輸出碼連接了模擬量和數(shù)字處理系統(tǒng),廣泛應(yīng)用于各類電子領(lǐng)域中。根據(jù)不同的應(yīng)用領(lǐng)域?qū)?ADC系統(tǒng)指標(biāo)的設(shè)計(jì)要求,已經(jīng)出現(xiàn)了許多類型的 ADC,其中,高速 ADC越來(lái)越受到業(yè)界的關(guān)注。
　　由于GaAs HBT器件具有混合微波單片集成電路所要求的高電阻襯底和高擊穿電壓的器件特性,因此本文采用 GaAs HBT工藝實(shí)現(xiàn)模數(shù)轉(zhuǎn)換器的設(shè)計(jì)。與 CMOS相比, GaAs HBT具有潛在的更高的截

2、止頻率 fT,并且由于 GaAs HBT比 InP HBT和 SiGe BiCMOS的制作工藝更簡(jiǎn)單,因而 GaAs HBT的流片成本也較適中。
　　本文對(duì) GaAs HBT超高速折疊內(nèi)插 ADC芯片設(shè)計(jì)方法開展了研究。在對(duì)各類 ADC結(jié)構(gòu)進(jìn)行分析的基礎(chǔ)上確定了本文所采用的超高速 ADC結(jié)構(gòu);提出了一種適用于 GaAs HBT的考慮輻照效應(yīng)的器件模型;并基于本文所建立的模型對(duì) ADC的電路級(jí)進(jìn)行了設(shè)計(jì)。本文取得的主要研究成果如下:

3、
　　(1)研究了一款超高速 ADC的設(shè)計(jì)與實(shí)現(xiàn)。該 ADC的分辨率為6 bits,采樣率為3 Gsps,基于 WIN公司截止頻率 fT=60 GHz的1μm砷化鎵異質(zhì)結(jié)雙極型晶體管工藝設(shè)計(jì)。該 ADC的設(shè)計(jì)采用折疊內(nèi)插結(jié)構(gòu),以滿足其 Gsps級(jí)別的采樣率,寬帶寬和中等分辨率的要求,相比較于全并行結(jié)構(gòu),折疊內(nèi)插結(jié)構(gòu)降低了電路所消耗的功耗以及占用的芯片面積。
　　(2)建立了 ADC電路級(jí)設(shè)計(jì)所需要的 GaAs HBT器件模型

4、。為了預(yù)測(cè) GaAs HBT伽馬輻照效應(yīng),建立了一種新穎的考慮了伽馬輻照效應(yīng)的 GaAs HBT模型。首先,在對(duì)VBIC模型研究的基礎(chǔ)上,根據(jù) GaAs HBT的特性,建立了一種簡(jiǎn)化 VBIC模型;其次,從 GaAs HBT輻照特性出發(fā),對(duì)該簡(jiǎn)化的 VBIC模型進(jìn)行了進(jìn)一步修正;最后,驗(yàn)證了模型的有效性。
　　(3)本文所設(shè)計(jì)的超高速 ADC包含有一個(gè)采樣保持放大器,一個(gè)參考電阻串,四個(gè)折疊放大器,一個(gè)內(nèi)插電阻串,一個(gè)比較器陣列,

5、一個(gè)包含有異或門陣列、或非門陣列和15-to-4 ROM的數(shù)字編碼器,一個(gè)嵌有高低位同步電路的粗量化器,并且為了滿足測(cè)試要求,片上還集成了對(duì) ADC輸出數(shù)據(jù)流進(jìn)行降速處理的1:4解復(fù)用器電路。
　　(4)采用1μm InGaP/GaAs HBT工藝實(shí)現(xiàn)了6 bits,3 Gsps ADC的設(shè)計(jì)、流片和測(cè)試。ADC的芯片尺寸為4.32 mm×3.66 mm。采用高線性度的跟蹤保持放大器提高了有效分辨率 ENOB,并且在折疊放大器中采