10-bit超高速折疊插值A-D轉換器架構研究與設計.pdf

1、在數(shù)字信號處理技術不斷發(fā)展的背景之下，諸如高性能數(shù)字示波器、無線通信基站以及軟件無線電等系統(tǒng)的數(shù)據(jù)處理速度在很大程度上越來越受制于模數(shù)轉換器的轉換速率。研究適用于能夠在射頻頻段對微弱信號進行快速轉換的模數(shù)轉換器，對于提升上述整機系統(tǒng)的數(shù)據(jù)處理速度和準確度具有重大意義。高速、高精度的模數(shù)轉換器逐漸成為學術界和工業(yè)界的研究熱點。
　　在多種高速模數(shù)轉換器之中，折疊插值模數(shù)轉換器具有與全并行模數(shù)轉換器相當?shù)霓D換速度。同時，相比于全并行模

2、數(shù)轉換器而言，在折疊插值模數(shù)轉換器中折疊技術和插值技術的運用又使得轉換器中比較器數(shù)目得以減少，整體功耗和芯片面積得以降低，而其精度相比于全并行模數(shù)轉換器卻可以進一步提高?；谡郫B插值模數(shù)轉換器在實現(xiàn)高轉換速度和高精度等方面的上述優(yōu)勢，本論文在架構層面對其進行了研究。首先，本論文結合傳統(tǒng)折疊插值架構，對折疊插值模數(shù)轉換器的結構特點進行了介紹，分析了折疊插值模數(shù)轉換器的工作原理，討論了折疊插值架構中各結構參數(shù)之間的約束關系。然后，在此基礎之

3、上系統(tǒng)地探討了影響折疊插值模數(shù)轉換器速度和精度的關鍵因素，研究了利用多級級聯(lián)折疊技術來提高轉換器精度，以及利用流水線技術來提高轉換器速度的方法。最后，基于上述技術方法，完成了10-bit超高速折疊插值模數(shù)轉換器的整體架構設計，采用六級折疊插值模塊級聯(lián)加級間流水線的結構來實現(xiàn)超高速、高精度的性能，并給出了架構中的關鍵結構參數(shù)以及設計要點。最后，利用Candence Spectre仿真平臺中的Verilog-A建模語言對上述超高速架構中的各

4、關鍵模塊進行了行為級建模，在此基礎上搭建了轉換器的整體行為級模型并進行了仿真驗證。同時，在預放大器模型中引入隨機失調電壓，考察了失調電壓給轉換器整體行為級模型的精度造成的影響。
　　在采樣時鐘頻率為1GHz，輸入正弦波信號頻率為498.29MHz的條件下，從轉換器Verilog-A行為級模型的輸出信號中抽取連續(xù)的4096個樣點進行離散傅里葉分析(DFT)。DFT分析結果顯示，轉換器模型的有效位數(shù)達到9.6bits。該結果充分表明了