12位高速A-D轉(zhuǎn)換器架構(gòu)研究及關(guān)鍵電路設(shè)計.pdf

1、無線通信、雷達以及軟件無線電技術(shù)的高速發(fā)展都對A/D轉(zhuǎn)換器提出了向射頻端靠攏的要求，要求A/D轉(zhuǎn)換器不但要具備超高速的采樣速率，同時還要具備較高的轉(zhuǎn)換精度。在各種高速A/D轉(zhuǎn)換器中，折疊插值A(chǔ)DC具有與全并行ADC相當(dāng)?shù)霓D(zhuǎn)換速度，還具有較小的面積和較低的功耗，同時其精度卻可以得到進一步的提高。鑒于折疊插值A(chǔ)DC的上述優(yōu)勢，本文在系統(tǒng)架構(gòu)層面對其開展研究。
　　本文首先介紹了ADC的基本原理和主要性能指標(biāo)，其次，分析了多種模數(shù)轉(zhuǎn)換器

2、的結(jié)構(gòu)，并對其優(yōu)缺點進行了比較。然后，對實際的折疊插值轉(zhuǎn)換器中可能存在的各種非理想因素進行了詳細(xì)的分析。對預(yù)放大電路和級聯(lián)折疊器這兩個關(guān)鍵電路，分析了其工作機理，優(yōu)化了電路結(jié)構(gòu)和性能，并進行了仿真驗證確保設(shè)計目標(biāo)的實現(xiàn)。Cadence Spectre仿真下預(yù)放大的3dB帶寬為2.761GHz，增益為11.85dB，較大的增益可以抑制輸入失調(diào)。級聯(lián)折疊器實現(xiàn)了兩級折疊，帶寬為2.4GHz。為了解決傳統(tǒng)折疊插值架構(gòu)速度和精度的限制，本文結(jié)合

3、運用級聯(lián)折疊插值技術(shù)和級間流水線技術(shù)，對傳統(tǒng)折疊插值架構(gòu)進行了改進——在電路設(shè)計中采用了級聯(lián)折疊器，改進了折疊波的倍頻效應(yīng)。級間流水技術(shù)使得轉(zhuǎn)換通路具有更快的響應(yīng)速度，從而轉(zhuǎn)換速度也隨之提高。本文采用了折疊系數(shù)為3，插值系數(shù)為3的級間流水的級聯(lián)折疊插值架構(gòu)，一共27個預(yù)放大器，6級流水，完成了分辨率為12位的高速折疊插值模數(shù)轉(zhuǎn)換器的整體架構(gòu)設(shè)計。
　　為了驗證本論文采用的基于級間流水線的級聯(lián)折疊插值架構(gòu)的可行性，在Cadence