基于時(shí)間交錯(cuò)的超高速ADC研究.pdf

1、模數(shù)轉(zhuǎn)換器(ADC)作為模擬世界與數(shù)字世界的接口，其作用是將自然界中的模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，利用數(shù)字信號(hào)處理的可靠性高、精度高、穩(wěn)定性好的特點(diǎn)來處理傳統(tǒng)的模擬信號(hào)。隨著計(jì)算機(jī)技術(shù)和數(shù)字信號(hào)處理(DSP)技術(shù)的高速發(fā)展，ADC在現(xiàn)代雷達(dá)、電子戰(zhàn)設(shè)備和通信系統(tǒng)中起著舉足輕重的作用，并伴隨著數(shù)字信號(hào)處理能力的提高，系統(tǒng)對(duì) ADC的性能要求也越來越高，毫無疑問 ADC的處理速度已成為制約系統(tǒng)性能進(jìn)一步發(fā)展的關(guān)鍵因素。在很多應(yīng)用中，要求ADC的

2、速度達(dá)到GHz以上，發(fā)展超高速ADC成為研制ADC的必然趨勢(shì)。
　　本論文正是針對(duì)上述趨勢(shì)，以時(shí)間交錯(cuò)采樣超高速ADC為主要的研究對(duì)象。在深入分析當(dāng)今時(shí)間交錯(cuò)超高速ADC理論和技術(shù)原理的基礎(chǔ)上，成功設(shè)計(jì)了一款時(shí)間交錯(cuò)超高速ADC，并對(duì)其中的關(guān)鍵技術(shù)進(jìn)行了詳盡的討論和研究，主要包括：
　　首先，對(duì)現(xiàn)行時(shí)間交錯(cuò)ADC的理論及主流實(shí)現(xiàn)技術(shù)進(jìn)行了分析討論，主要從時(shí)間交錯(cuò)采樣結(jié)構(gòu)、低抖動(dòng)多相時(shí)鐘、通道間失配分析以及校正技術(shù)等方面去展開

3、。目的在于對(duì)時(shí)間交錯(cuò)超高速ADC有一個(gè)整體的把握，為下一部分實(shí)際項(xiàng)目的設(shè)計(jì)做好鋪墊。
　　其次，在以上理論分析的基礎(chǔ)上，采用主流設(shè)計(jì)技術(shù)實(shí)現(xiàn)了一個(gè)2通道8-bit采樣率為2GSample/s的時(shí)間交錯(cuò)ADC。技術(shù)實(shí)現(xiàn)方案上，主要側(cè)重分時(shí)采樣ADC設(shè)計(jì)，包括：兩路分時(shí)采樣架構(gòu)設(shè)計(jì)、高精度低抖動(dòng)時(shí)鐘產(chǎn)生電路設(shè)計(jì)、高速接口電路以及通道間的數(shù)字校正和串行數(shù)據(jù)接口(SPI)補(bǔ)償設(shè)計(jì)；而單核Sub_ADC設(shè)計(jì)主要依據(jù)是根據(jù)超高速 ADC的特點(diǎn)

4、，選定折疊插值結(jié)構(gòu)來實(shí)現(xiàn)子 ADC。針對(duì)實(shí)際產(chǎn)品的使用情況，論文還提及了可靠性及高速封裝設(shè)計(jì)。
　　最后，所設(shè)計(jì)的2通道時(shí)間交錯(cuò)ADC采用0.35μm BiCMOS工藝實(shí)現(xiàn)。實(shí)際產(chǎn)品測(cè)試結(jié)果：采樣率為2GSPS，信噪比SNR≥43dB，有效位ENOB≥6.9個(gè)，微分誤差 DNL≤±0.5LSB，積分誤差 INL≤±0.8LSB，無雜散動(dòng)態(tài)范圍 SFDR≥50dB，功耗P≤1.8W。很好的滿足了開題時(shí)提出的指標(biāo)，達(dá)到了研究設(shè)計(jì)目的。